Efabless這是一家芯片設(shè)計服務(wù)公司，這家公司比較有意思的是在google的贊助下發(fā)起了一個叫Open MPW Shuttle Program的項目，這個項目是為一些完全開源的芯片設(shè)計提供流片的機(jī)會。這對一些想學(xué)習(xí)芯片設(shè)計驗證知識相關(guān)的人來講吸引力還是蠻大的，有點(diǎn)像我們國內(nèi)的一生一芯計劃。

當(dāng)然也不是任何人都能參加這個項目，要想搭上流片的便車還需要滿足一些條件，比如必須采用SkyWater 的Open PDK(130nm)，項目必須在GitHub上公開等。對于其他的一些條件感興趣的朋友可以在他們網(wǎng)站搜索。

我們今天主要看看他的一些開源項目。

前面我有篇文章提到的Raven項目就是他們的作品之一。

Raven這是一款開源的SOC芯片，這款芯片的主要功能見下圖。

這個開源半導(dǎo)體項目使用基于開源工具的Efabless設(shè)計流程，在不到三個月的時間里就實現(xiàn)了從設(shè)計開始到完成。

Raven完全由開源EDA進(jìn)行開發(fā)然后實行流片。這里的仿真，綜合，布局布線，靜態(tài)時序分析等等都是由開源軟件完成。

Efabless已經(jīng)成功地在100MHz下對Raven進(jìn)行了測試，該設(shè)計理論上應(yīng)該能夠在高達(dá)150MHz的頻率下運(yùn)行。

如果作為學(xué)習(xí)的話，Raven這是一款非常好的項目。

除了這個項目，我也稍微看了下efabless上其他的項目，數(shù)了數(shù)居然有100多個，項目涉及RISCV，F(xiàn)PU，AES，以及諸多的模擬項目。

如果你對多核感興趣，那么下面這個clusterv-soc一定適合你。不過我看了一下他的git庫，只有verilog源代碼，對于仿真環(huán)境目前還沒加進(jìn)去。

如果你對模擬芯片項目感興趣，那么LDO應(yīng)該能滿足你的要求。這個項目的資料比較全。

如果你嫌棄raven還不夠復(fù)雜的話，那么caravel一定能滿足你對復(fù)雜性的要求。caravel相較于Raven外設(shè)更多，核也替換掉了。

審核編輯：劉清