很明顯，熱量將成為半導(dǎo)體未來的限制因素。已經(jīng)有很大一部分芯片在任何時候都是黑暗的，因為如果所有東西同時運(yùn)行，所產(chǎn)生的熱量將超過芯片和封裝消散該能量的能力。如果我們現(xiàn)在開始考慮堆疊模具，在這種情況下，提取熱量的能力保持不變并且熱發(fā)生器的數(shù)量增加，那么這似乎是一個相當(dāng)暗淡的未來。

也許有人會發(fā)明更好的晶體管，或者電阻和電容更小的電線。但在這一點上，更明顯的進(jìn)步已經(jīng)被探索出來，成本總是會限制一些解決方案。

在過去的 40 或 50 年中，優(yōu)化一直與性能和面積有關(guān)。大約在 20 年前，功耗才開始成為一個考慮因素，當(dāng)時人們意識到，在相同的基本架構(gòu)下，性能的每一個百分比的提升都伴隨著更大的功耗提升。Dennard 擴(kuò)展自動停止在每個新節(jié)點上提供相同水平的節(jié)能也無濟(jì)于事。

即使在今天，當(dāng)我采訪人們并詢問電源是否是主要的優(yōu)化考慮因素時，答案通常是，“我們必須首先滿足性能指標(biāo)，然后我們才能擔(dān)心降低功耗?！?在接下來的 10 年里，我預(yù)計這種心態(tài)將轉(zhuǎn)變?yōu)椤肮牡谝弧钡姆椒?。真正的問題是，在定義的功率預(yù)算內(nèi)，我可以在給定任務(wù)上獲得多少性能？你不會通過首先查看性能來得到這個答案。

在過去的幾十年中，已經(jīng)創(chuàng)建了一些工具，這些工具可以通過對設(shè)計進(jìn)行分析并找出潛在的節(jié)省來節(jié)省浪費(fèi)的電力。大多數(shù)時候，這些節(jié)省可以自動應(yīng)用，而不必?fù)?dān)心搞砸任何事情。示例是具有松弛的路徑或時鐘門控的晶體管尺寸，當(dāng)可以證明它不會產(chǎn)生邏輯影響時。其他策略的影響稍大一些，例如電源域切換，漏電流可以在不使用時分塊消除。然而，這些確實增加了設(shè)計的復(fù)雜性，并且它們引入了一些潛在的災(zāi)難性問題，使一些設(shè)計陷入困境。

但所有這些技術(shù)都只是試圖恢復(fù)浪費(fèi)的電力。他們都沒有正面解決這個問題。所需要的是影響系統(tǒng)架構(gòu)的功率優(yōu)化策略——包括在為它們優(yōu)化的處理平臺上運(yùn)行的軟件中使用和可能實現(xiàn)的算法，這些算法著眼于在系統(tǒng)中移動的每個數(shù)據(jù)字節(jié)的有用性，還有更多。

但是這個行業(yè)有如此多的動力和慣性，以至于改變是非常困難的。我們看到為一致性和連接性定義了越來越復(fù)雜和重量級的協(xié)議，所有這些協(xié)議都試圖盡可能少地破壞當(dāng)今存在的不良做法。

有令人鼓舞的跡象。特定領(lǐng)域的計算是由 John Hennessy 和 David Patterson 在 2017 年的 Turing 講座，以及 RISC-V ISA 和圍繞它的所有工作的快速行業(yè)采用所引發(fā)的一個領(lǐng)域。他們這樣做的主要動機(jī)可能不是降低功率，但這至少是一個開始。

從 RTL 開始。當(dāng)被問及以功率優(yōu)化為主要考慮因素的未來可能性時，人們充滿熱情、興奮和希望在未來以更好的方式做事。

20 年前，當(dāng)電子系統(tǒng)級 (ESL) 一詞被廣泛用于定義 EDA 新時代的技術(shù)時，人們興奮不已，也許是自行業(yè)成立以來我們在新 EDA 工具上看到的最大規(guī)模投資。

我也陷入了困境，但我們都錯了。沒有新的魔法抽象可以驅(qū)動新一代的設(shè)計師和工具。它確實產(chǎn)生了一些好東西，但與最初預(yù)期的完全不同。但我們現(xiàn)在能看到新時代的起源嗎？主要關(guān)注電力和能源的新抽象、流程和工具？新一代設(shè)計將能夠最大限度地提高每瓦性能，而不是通過優(yōu)化，而是通過設(shè)計？

是否有足夠多的人關(guān)心這個星球以將其作為優(yōu)先事項？作為工程師，我們是否在某種程度上對我們創(chuàng)造的產(chǎn)品的能源消耗負(fù)責(zé)？我確實看到更多人關(guān)心這些事情，但我也看到許多完全浪費(fèi)電源技術(shù)的進(jìn)步，其中唯一的動機(jī)是利潤。

編輯：黃飛