日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

PCB走線它的詳細規(guī)劃

FPGA技術江湖 ? 來源:FPGA技術江湖 ? 作者:FPGA技術江湖 ? 2022-11-16 09:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

盲目的拉線,拉了也是白拉!

有些小伙伴在pcb布線時,板子到手就是干,由于前期分析工作做的不足或者沒做,導致后期處理時舉步維艱。比如電源線、雜線拉完了,卻漏掉一組重要的信號線,導致這組線沒辦法同組同層,甚至都沒有完整的參考平面,需要對前面的布線工作做大修改才能完成,費時費力。如果將PCB板比作我們的城市,元器件就像鱗次櫛比的各類建筑,信號線便是城里的大街小巷、天橋環(huán)島,每條道路的出現(xiàn)都是有它的詳細規(guī)劃,布線亦是如此。

1

布線優(yōu)先次序要求

a)關鍵信號線優(yōu)先:電源、摸擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優(yōu)先。

b)布線密度優(yōu)先原則:從單板上連接關系最復雜的器件著手布線。從單板上連線最密集的區(qū)域開始布線。

c)關鍵信號處理注意事項:盡量為時鐘信號、高頻信號、敏感信號等關鍵信號提供專門的布線層,并保證其最小的回路面積。必要時應采取屏蔽和加大安全間距等方法。保證信號質(zhì)量。

d)有阻抗控制要求的網(wǎng)絡應布置在阻抗控制層上,須避免其信號跨分割。

2

布線竄擾控制

a)3W原則釋義

線與線之間的距離保持3倍線寬。是為了減少線間串擾,應保證線間距足夠大,如果線中心距不少于3倍線寬時,則可保持70%的線間電場不互相干擾,稱為3W規(guī)則。

5e1eb1ec-654f-11ed-8abf-dac502259ad0.png

b)竄擾控制:串擾(CrossTalk)是指PCB上不同網(wǎng)絡之間因較長的平行布線引起的相互干擾,主要是由于平行線間的分布電容和分布電感的作用??朔當_的主要措施是:

i. 加大平行布線的間距,遵循3W規(guī)則;

ii.在平行線間插入接地的隔離線

iii. 減小布線層與地平面的距離。

3

布線的一般規(guī)則要求

a)相鄰平面走線方向成正交結構。避免將不同的信號線在相鄰層走成同一方向,以減少不必要的層間竄擾;當由于板結構限制(如某些背板)難以避免出現(xiàn)該情況,特別是信號速率較高時,應考慮用地平面隔離各布線層,用地信號線隔離各信號線。

5e302a12-654f-11ed-8abf-dac502259ad0.jpg

b)小的分立器件走線須對稱,間距比較密的SMT焊盤引線應從焊盤外部連接,不允許在焊盤中間直接連接。

5e4a8146-654f-11ed-8abf-dac502259ad0.png

c)環(huán)路最小規(guī)則,即信號線與其回路構成的環(huán)面積要盡可能小,環(huán)面積越小,對外的輻射越少,接收外界的干擾也越小。

5e62c972-654f-11ed-8abf-dac502259ad0.png

d)走線不允許出現(xiàn)STUB。

5e7c84ac-654f-11ed-8abf-dac502259ad0.png

e)同一網(wǎng)絡的布線寬度應保持一致,線寬的變化會造成線路特性阻抗的不均勻,當傳輸?shù)乃俣容^高時會產(chǎn)生反射。在某些條件下,如接插件引出線,BGA封裝的引出線類似的結構時,因間距過小可能無法避免線寬的變化,應該盡量減少中間不一致部分的有效長度。

5e99a122-654f-11ed-8abf-dac502259ad0.png

f)防止信號線在不同層間形成自環(huán)。在多層板設計中容易發(fā)生此類問題,自環(huán)將引起輻射干擾。

5eab9620-654f-11ed-8abf-dac502259ad0.png

g) PCB設計中應避免產(chǎn)生銳角和直角,產(chǎn)生不必要的輻射,同時PCB生產(chǎn)工藝性能也不好。

5ec46010-654f-11ed-8abf-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4418

    文章

    23979

    瀏覽量

    426381
  • 電感
    +關注

    關注

    54

    文章

    6295

    瀏覽量

    106680
  • 布線
    +關注

    關注

    9

    文章

    837

    瀏覽量

    86264

原文標題:PCB走線不要隨便拉

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    07. 如何在Allegro中設置可以但不能鋪的銅區(qū)域?| 芯巧Allegro PCB 設計小訣竅

    背景介紹:我們在進行PCB設計時,經(jīng)常需要繪制一些禁止鋪銅但是允許的區(qū)域,如果我們直接使用Route Keepout繪制的話,雖然可以實現(xiàn)在此區(qū)域內(nèi)禁止鋪銅的效果,但是
    發(fā)表于 04-09 17:23

    05. 如何在 Allegro 中沿著板子輪廓?| 芯巧Allegro PCB 設計小訣竅

    背景介紹:在PCB設計過程中我們經(jīng)常會遇到異形板框的設計要求,最常見的比如FPC設計、消費類控制板設計以及燈板設計等。在這些設計中通常會需要沿著板子輪廓進行走,并且要與板框保持一
    發(fā)表于 04-03 16:46

    03. 如何把 PCB 板上的變成銅皮?| 芯巧Allegro PCB 設計小訣竅

    圖形的描述是矢量的,而有很多軟件對大塊圖形的描述是線性的,這就導致這類圖形導入到Allegro PCB之后,圖形是由一條條的組成的,這時就需要把構成的圖形轉(zhuǎn)換成Shape。另外,當我們PC
    發(fā)表于 04-03 16:40

    PCB“粗、短、直”的根本原理

    鋸齒波),同時提升電路穩(wěn)定性和抗干擾能力。以下從原理層面詳細解析每一項要求的核心邏輯。 一、核心理論基礎:導線的等效電路 任何PCB都并非理想導線,其等效電路可表示為電阻、寄生電感
    的頭像 發(fā)表于 03-30 11:20 ?298次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>“粗、短、直”的根本原理

    MCU 的 3.3V 電源有沒有問題?比如濾波電容的位置、線長度這些是不是規(guī)范?

    “各位大神好~我是 PCB 設計新手,第一次畫板子,想請教下這個 MCU 的 3.3V 電源有沒有問題?比如濾波電容的位置、線長度
    發(fā)表于 01-05 21:30

    機房布線,上、下走,哪個好?

    初期規(guī)劃方式不合理,后期將會花費幾倍的時間來調(diào)整。 一、什么是上、下走? 在數(shù)據(jù)中心項目中,布線系統(tǒng)主流的
    的頭像 發(fā)表于 12-15 11:21 ?811次閱讀
    機房布線,上<b class='flag-5'>走</b><b class='flag-5'>線</b>、下走<b class='flag-5'>線</b>,哪個好?

    PCB板雙面布局的DDR表底居然不一樣

    越好,也就是下圖所示的這幾段。 這個客戶還是比較的愛學習,除了硬件本身的知識外,還花很多時間去了解PCB設計的知識,也看了很多主流芯片的PCB設計指導書,對DDR設計包括高速設計
    發(fā)表于 12-11 10:43

    PCB設計中的線寬度與電流管理

    工程師在設計的時候,很容易忽略線寬度的問題,因為在數(shù)字設計時,線寬度不在 考慮范圍里面。通常情況下,都會嘗試用最小的線寬去設計,這時,在大電流時,將會導致很嚴重的問題。下面的公
    的頭像 發(fā)表于 12-09 15:54 ?1190次閱讀
    <b class='flag-5'>PCB</b>設計中的<b class='flag-5'>走</b>線寬度與電流管理

    揭秘PCB設計生死線線寬度、銅厚與溫升如何決定電流承載力?

    一站式PCBA加工廠家今天為大家講講PCB與過孔的電流承載能力有受什么影響?PCB與過孔
    的頭像 發(fā)表于 11-19 09:24 ?1868次閱讀
    揭秘<b class='flag-5'>PCB設計生死線</b>:<b class='flag-5'>走</b>線寬度、銅厚與溫升如何決定電流承載力?

    到底DDR能不能參考電源層啊?

    高速先生成員--黃剛 一些通用的PCB設計經(jīng)驗以及高速信號理論,都告訴我們PCB上的信號最好都以地平面為參考,尤其是高速,建議上下參考平面都是地平面是最好的方法。但是產(chǎn)品類型千千萬
    發(fā)表于 11-11 17:46

    到底DDR能不能參考電源層???

    雖然我看到過DDR的參考電源平面也能調(diào)試成功的案例,但是依然不妨礙我還想問:到底DDR能不能參考電源層???
    的頭像 發(fā)表于 11-11 17:44 ?915次閱讀
    到底DDR<b class='flag-5'>走</b><b class='flag-5'>線</b>能不能參考電源層???

    【EMC技術案例】共模電感與電源模塊之間PCB導致RE超標案例

    【EMC技術案例】共模電感與電源模塊之間PCB導致RE超標案例
    的頭像 發(fā)表于 09-28 15:05 ?870次閱讀
    【EMC技術案例】共模電感與電源模塊之間<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線</b>導致RE超標案例

    AD7792電流源輸出在時,如果過長,且很細10mil,會導致電流源大小衰減嗎?

    AD7792電流源輸出在時,如果過長,且很細10mil,會導致電流源大小衰減嗎?
    發(fā)表于 06-11 07:22

    別蒙我,PCB板上這幾對高速怎么看我都覺得一樣!

    工程師說過孔這檔子事了。那不說過孔說什么啊,就單純的,正常的話也不影響高速性能。Chris就喜歡杠,就打算在線上挑挑刺! 你以為Chris裝不了?廢話不說了,直接上案例。各位
    發(fā)表于 06-09 14:34

    allegro軟件命令下參數(shù)不顯示如何解決

    PCB設計中,命令是頻繁使用的功能之一。執(zhí)行走命令后,通常會在Options面板中顯示線寬、層、角度等設置選項,用于調(diào)整
    的頭像 發(fā)表于 06-05 09:30 ?2380次閱讀
    allegro軟件<b class='flag-5'>走</b><b class='flag-5'>線</b>命令下參數(shù)不顯示如何解決
    崇州市| 巫山县| 军事| 长子县| 临西县| 临湘市| 精河县| 海兴县| 孝义市| 射阳县| 平原县| 深圳市| 淮北市| 嵊州市| 沙河市| 定安县| 乌审旗| 大化| 松阳县| 元氏县| 乾安县| 天门市| 大英县| 志丹县| 农安县| 唐河县| 南宁市| 洪雅县| 松原市| 交口县| 承德县| 察雅县| 贞丰县| 贡嘎县| 宝应县| 长治市| 阿拉善左旗| 游戏| 柳河县| 永昌县| 白河县|