雷達作為20世紀人類在電子工程領域的一項重大發(fā)明，發(fā)展至今，其軍事和民用用途非常廣泛，而且范圍幾乎每天都在擴大。無論是用于導航、控制空中交通、跟蹤天氣模式、執(zhí)行搜救任務、繪制地形圖，還是無數(shù)其他功能，雷達技術都在不斷進步?；?a href="http://m.sdkjxy.cn/v/tag/105/" target="_blank">射頻（RF）系統(tǒng)工作原理，雷達的能力取決于在保持信號強度的同時進行長距離感知和通信的能力。強大的射頻信號能力擴展了關鍵任務的通信和態(tài)勢感知，但加強射頻輸出的微電子技術，特別是高功率密度晶體管必須克服熱限制，才能以更可靠和顯著的高容量運行。

當前，射頻系統(tǒng)的運行效能遠低于電子容量的極限，僅僅是因為受到作為射頻放大器基本構(gòu)件的晶體管變得太熱的限制。為此，美國防高級研究計劃局（DARPA）在11月24日宣布推出“器件級電子散熱技術”（THREADS），針對晶體管層面的熱管理挑戰(zhàn)，尋求利用新的材料和方法來擴散降低器件性能和任務壽命的熱量。THREADS項目旨在克服一般內(nèi)部電路操作固有的熱限制，特別是關鍵的功率放大功能。

根據(jù)DARPA同期發(fā)布的廣泛機構(gòu)公告，THREADS項目的核心是在不降低器件性能或不增加晶體管所占面積的情況下，減少內(nèi)部散熱所涉及的熱阻，這對提高雷達能力至關重要。為此，THREADS在克服熱限制方面的工作可以幫助實現(xiàn)強大的、高功率密度的晶體管，這些晶體管在其基本電子極限附近工作，在放大射頻輸出功率方面達到新的水平。

據(jù)DARPA微系統(tǒng)技術辦公室（MTO）負責THREADS的項目經(jīng)理托馬斯·卡齊爾（Thomas Kazior）介紹：“寬禁帶晶體管，如氮化鎵（GaN），是專門為提高功率放大器的輸出密度而開發(fā)的。與上一代晶體管技術相比，GaN確實有超過5倍（性能指標）的改進。我們還知道，GaN的功率輸出有可能進一步提高一個數(shù)量級，但由于廢熱過高，在當前無法實現(xiàn)持續(xù)運行。如果我們能夠做好散熱問題，我們就可以提高放大器的功率，增加雷達的威力范圍。如果該項目成功，我們將把雷達的探測范圍提高2到3倍。”

一、項目背景

雷達和通信系統(tǒng)在軍事和商業(yè)應用中都是無處不在的。這些系統(tǒng)的性能取決于接收器上可實現(xiàn)的信噪比（S/N），它與發(fā)射器的射頻輸出功率成正比。在國防部（DoD）平臺上，射頻孔徑的大小往往是有限的，因此，改善系統(tǒng)性能（如增加雷達或通信系統(tǒng)的范圍）的唯一實用方法是增加發(fā)射器功率放大器（PA）的射頻輸出功率。后者與功率放大器晶體管的輸出功率密度（即晶體管輸出功率除以晶體管外圍寬度）直接成正比。

當前，在國防部射頻發(fā)射器中實現(xiàn)的工作輸出功率密度受到熱限制，大大低于理論上的電子限制值。寬禁帶（WBG）晶體管，如氮化鎵（GaN），是專門為提高功率放大器的輸出功率密度而開發(fā)的。事實上，與上一代晶體管技術砷化鎵（GaAs）相比，GaN的射頻功率輸出（Pout）提高了5倍。但是，雖然眾所周知GaN有可能進一步提高Pout的數(shù)量級，但由于晶體管通道層的廢熱過高，這在當前的持續(xù)運行中無法實現(xiàn)。由于GaN晶體管的直流-射頻（DC-to-RF）轉(zhuǎn)換效率低于1（例如，在X波段為60%），因此產(chǎn)生的廢熱導致通道溫度升高（見圖1），并導致晶體管的性能和壽命迅速下降（通道溫度每升高10℃，器件壽命就減少一半）。如圖1所示，GaN安全運行的最高通道溫度為225℃。

圖1. GaN晶體管技術的壽命限制

雖然GaN晶體管已被驗證可以在脈沖模式下以高功率(Pout=40 W/mm)運行，但在PA中以實際波形(長脈寬、約30%的占空比)運行這些器件將導致不可接受的高通道溫度(>450℃，相當于晶體管壽命減少五個數(shù)量級)。要實現(xiàn)接近GaN基本電子極限的晶體管輸出功率，同時將通道溫度保持在標稱的最高溫度（225℃）以下，需要大幅降低晶體管的熱阻（以改善通道的散熱），同時保持WBG半導體的優(yōu)異電子特性。

通過投資先前的項目，如“動態(tài)范圍增強電子和材料”（DREaM），DARPA已經(jīng)成功地提高了晶體管的功率密度，并催生了業(yè)界對熱耗散的更大關注。另一方面，“近結(jié)點熱傳輸”（NJTT）和“片內(nèi)/片間增強冷卻”（ICECool）項目通過采用高導熱基板（如鉆石上的GaN）以及微流體冷卻背板提供器件級冷卻，以便在高功率密度下緩和通道溫度。雖然很有希望，但NJTT僅僅使功率密度增加了3倍，而且沒有改善GaN晶體管外延層堆疊的熱阻，也沒有改善與金剛石襯底之間的界面。

相比之下，THREADS將側(cè)重于通過減少晶體管的熱阻來實現(xiàn)高功率密度，包括內(nèi)在設備內(nèi)部和外部，如圖2所示。在這個例子中，本征器件由外延層堆棧和單獨的柵極指組成，而外征（即本征外部）器件由多指晶體管組成，包括柵極、漏極和源極指、墊子和總線。外在器件包括內(nèi)在器件旁邊的熱擴散層或結(jié)構(gòu)。器件的綜合熱阻被建模為內(nèi)在（內(nèi)部）和外在（外部）熱阻的平行組合。

圖2：（左）外部和（右）內(nèi)部器件區(qū)域的示意布局和橫截面。柵指上的紅色區(qū)域表示產(chǎn)生廢熱的區(qū)域。

特別是，THREAD將解決以下兩個關鍵技術挑戰(zhàn)（TC）。

TC 1：減少器件內(nèi)的熱阻，同時保持良好的通道電流傳輸特性。

目前，晶體管外延層設計被優(yōu)化以實現(xiàn)良好的通道電流傳輸特性（例如，GaN HEMT電子遷移率>1500 cm2/V-s），因為這是PA中高Pout和高效率的一個關鍵要求。最先進的（SoA）方法通過專注于減少通道缺陷密度的外延層設計來實現(xiàn)這種遷移率。特別是，GaN晶體管生長在SiC或其他異質(zhì)襯底上，需要成核層和通道與襯底之間的厚緩沖層，以實現(xiàn)高電子遷移率。但是這些層本質(zhì)上增加了熱阻，這在很大程度上是由于層間的熱邊界電阻（TBR）抑制了不同材料間的熱流。例如，GaN緩沖器和SiC襯底之間的大TBR已被證明可使通道峰值溫度增加100℃以上。因此，一個典型的SOA硅基GaN晶體管的熱阻比襯底的SiC襯底高3倍。

TC 2：在不降低射頻性能的情況下，更有效地將熱量從高功率晶體管上遷移開。散熱是指將晶體管產(chǎn)生的廢氣從晶體管通道的“熱點”處傳導出去的方法。通常使用兩種方法。

1.在多指晶體管單元中增加柵極間距，將廢熱擴散到更大的區(qū)域，減少熱阻和熱點溫度。將柵極間距從20微米增加到60微米，可將熱阻減少2倍，從20°C-mm/W減少到10°C-mm/W，但功率密度會相應降低。

2.熱通孔提供了一條平行的路徑，將廢熱從通道傳播到背面的散熱器，減少了20%的熱阻，盡管由于熱通孔不在晶體管熱點附近而降低了熱傳導效率。

這兩種方法都需要增加多指晶體管的占地面積，從而增加寄生電阻和電容，導致晶體管增益和效率下降。因此，有必要采取在不降低射頻性能的情況下增加熱擴散的方法。

二、項目描述

THREADS項目旨在開發(fā)克服晶體管熱限制的技術，并實現(xiàn)強大的高功率密度器件，在其基本電子極限的無線電頻率（RF）輸出功率附近運行。具體來說，THREADS計劃將驗證：

-高效率、X波段（8-12GHz）晶體管和PA測試工具，其輸出級晶體管的輸出功率密度為81W/mm。

-晶體管熱阻減少8倍（見下圖3）；

-可靠的操作，在225°C的通道溫度下，預測的平均故障時間（MTTF）為106小時（與當前在約5 W/mm輸出功率密度下操作的生產(chǎn)型GaN相當）。

如圖3所示，SoA器件的熱阻限制了寬禁帶晶體管以高功率密度運行的能力。

圖3. THREADS輸出功率密度和熱阻目標與典型的GaN和GaAs晶體管相比

DARPA最近在WBG和超寬帶隙（UWBG）半導體材料、熱界面工程和先進的三維熱擴散方面取得了重大的進展。THREADS項目試圖將這些最新的見解應用于現(xiàn)實的亞微米晶體管幾何形狀，以減少晶體管的熱阻，并使其在高功率密度下工作，同時保持225°C的最大通道溫度。通過結(jié)合材料熱阻的改進、新的晶體管拓撲結(jié)構(gòu)和熱擴散層/結(jié)構(gòu)，THREADS項目將驗證晶體管熱阻凈減少8倍。

TC 1：在保持良好的通道電流傳輸特性的同時，降低器件內(nèi)部的熱阻。

THREADS旨在減少內(nèi)在器件（外延層堆疊）的界面和薄膜熱阻。方法可能包括但不限于：

-新型成核和緩沖層生長過程，以減少基材-外延層（如GaN-SiC）界面的缺陷密度，并能使用薄緩沖層；

-聲子橋（例如，在異質(zhì)界面的受控缺陷整合；異質(zhì)界面的納米結(jié)構(gòu)技術；彈道熱注入；應變增強的熱邊界傳導）；

-在外延生長過程中通過使用特定的同位素（如氮-15與氮-14）進行聲子工程；

-梯度通道GaN HEMT，使電子在通道中均勻分布，以減少散射，降低電子溫度，并提高飽和速度；

-數(shù)字化的AlN/GaN合金，以增加通道禁帶，同時減少合金散射、通道/緩沖器熱阻和界面散射，降低熱邊界電阻；

-結(jié)合降低界面熱阻的方法，替代高導熱基底（如金剛石，10 AlN）。

-替代的高導熱緩沖層（如AlN）；

-同源外延生長（如AlN/AlN）。

TC 2：在不降低射頻性能的情況下，更有效地將熱量從大功率晶體管上遷移開。

THREADS試圖開發(fā)出分散廢熱和減少晶體管熱阻的方法，以保持通道溫度在225℃。方法可能包括但不限于：

-具有高導熱性（如金剛石、AlN、c-BN）和低熱邊界電阻且不降低射頻性能的頂部和/或嵌入式二維和三維冷卻結(jié)構(gòu)；

-新穎的柵極布局和多指晶體管拓撲結(jié)構(gòu)，如分段柵極或環(huán)形HEMT，均勻、非均勻和蜂窩狀的幾何結(jié)構(gòu)，結(jié)合三維熱傳導幾何結(jié)構(gòu)和異質(zhì)材料集成，有效地傳播熱量，降低熱點峰值溫度。

DARPA預計THREADS提案可能會結(jié)合各種方法來解決TC1和TC2，從而使晶體管的熱阻總體減少8倍。例如，表層和熱界面的內(nèi)在熱阻的3倍改善（TC1）將需要額外減少由于設備熱改進（TC2）而產(chǎn)生的外在熱阻的5倍（即3倍減少與5倍減少并行）。改變表層堆棧中的材料，使內(nèi)在熱阻有更大的減少（如4倍），只需要使用設備改進，額外減少較小的（如4倍）外熱阻。提出的材料和器件的方法和理由由提案人決定，但必須達到或超過每個階段的晶體管熱阻降低目標。

由于電和熱性能之間的潛在權(quán)衡，提案者應結(jié)合電熱協(xié)同設計、建模和模擬來指導器件優(yōu)化。

除了減少晶體管熱阻的方法外，還可以提出減少高功率密度晶體管散熱量的方法（例如，通過提高晶體管效率，同時保持與基線器件相同的晶體管工作模式/類別，如AB類），只要提供明確的計算/模擬，表明提出的任何額外指標/目標與本BAA公布的指標/目標一致。然而，諸如外部封裝解決方案（如微流控/噴射撞擊冷卻、倒裝芯片等）和不成熟的半導體技術，如全鉆石晶體管，不符合本BAA的目標。此外，DARPA鼓勵提案者開發(fā)可能適用于未來材料系統(tǒng)（如超寬帶半導體）的熱管理方法。最后，雖然THREADS晶體管和功率放大器測試工具的指標設定在X波段頻率，但所提供的熱解決方案應適用于廣泛的頻率范圍。DARPA鼓勵提案者討論他們的技術方法在多大程度上適用于在X波段以外的頻率工作的晶體管和功率放大器。

三、項目技術領域

THREADS項目有一個技術領域（TA），將重點解決兩個主要的技術挑戰(zhàn)。研究團隊必須在其提案中解決這兩個技術挑戰(zhàn)，說明如何同時滿足所有的指標。性能指標在下方表1中規(guī)定。請注意，表1包括所需的提案者定義的內(nèi)在設備熱阻內(nèi)部和外部的指標。

-第一階段（18個月）的目標是在固有器件材料結(jié)構(gòu)內(nèi)（TC1）和固有器件熱擴散結(jié)構(gòu)外（TC2）進行開發(fā)，將晶體管熱阻降低2.5倍，并演示驗證一個可靠、高效的射頻功率密度為25W/mm的功率放大器。

-第二階段（18個月）的目標是在本征器件材料結(jié)構(gòu)（TC1）內(nèi)和本征器件熱擴散結(jié)構(gòu)（TC2）外進行優(yōu)化，將晶體管熱阻降低5倍，并演示驗證一個可靠、高效的功率密度為50W/mm的功率放大器。

-第三階段（12個月）的目標是擴大第二階段的成果，演示驗證強大的射頻晶體管和功率放大器，熱阻減少8倍，射頻輸出功率密度增加16倍（達到81瓦/毫米）。

DARPA希望將一個獨立的、由政府資助的驗證和確認（IV&V）團隊納入該項目。為了確保特征分析的一致性，研究團隊應與該IV&V團隊協(xié)調(diào)，并開發(fā)適當?shù)臒釡y試結(jié)構(gòu)、多指晶體管單元和SEC。此外，研究團隊還需要與IV&V團隊合作，確定相關的熱學和電學計量技術，以表征這些測試結(jié)構(gòu)和設備。熱計量技術可能包括拉曼光譜、柵極電阻測溫、瞬時熱反射、穩(wěn)態(tài)熱反射（SSTR）、時域熱反射（TDTR）或頻域熱反射（FDTR）。表1的腳注7提供了一個多指晶體管單元和SEC設計和測量最低要求的例子。晶體管的穩(wěn)健性將使用在多個SEC上測量的1000小時射頻壓力測試進行評估（表1的腳注8）。投標者應在其提案中提供詳細信息，說明他們計劃如何在本項目下開發(fā)和鑒定熱測試結(jié)構(gòu)、多指晶體管單元和SEC。

表1：THREADS項目指標

1.在提案者定義的材料熱電阻率測試結(jié)構(gòu)上進行測量，并采用提案者定義的測量方法【例如，時域熱反射（TDTR），微拉曼光譜】。測試結(jié)構(gòu)和測量方法應與政府的IV&V團隊協(xié)調(diào)。熱阻是指從通道層到襯底的測量，包括通道層、緩沖層、襯底和接口的熱阻。通道遷移率>1000 cm2/V-s。

2.提案者根據(jù)其對成熟基線GaN器件定義的器件內(nèi)部熱阻指標。并要求達到THREADS晶體管熱阻指標。

3.在提案者定義的內(nèi)在器件熱阻外測試結(jié)構(gòu)上進行測量，并采用提案者定義的測量方法。測試結(jié)構(gòu)和測量方法應與政府的IV&V團隊協(xié)調(diào)。

4.根據(jù)提案者的方法，由提案者定義的內(nèi)在設備熱阻指標之外，需要實現(xiàn)THREADS晶體管熱阻指標。

5.使用提案者定義的晶體管熱阻測試結(jié)構(gòu)和提案者定義的測量方法對多指晶體管進行測量。測試結(jié)構(gòu)和測量方法應與政府IV&V團隊協(xié)調(diào)。熱阻測量從通道熱點到襯底，包括內(nèi)在器件（材料/epi堆棧）的熱阻（TC1）和內(nèi)在器件外部的熱擴散熱阻（TC2）。

6.提案者根據(jù)其對成熟基線GaN器件技術定義熱阻值。

7.在多指晶體管單元和標準評估電路（SEC，如單級MMIC功率放大器測試工具）上測量的功率密度；最小總柵極周邊=600米（如6×100米），最大柵極間距為50米；峰值PAE時的Pout密度；10GHz時PAE>60%，帶寬20%；占空比30%；峰值通道溫度：225°C；在至少20個晶體管單元和SEC上測量的平均功率密度跨越至少2塊晶元。

8. 在SEC上測量了1000小時CW射頻壓力測試后Id、Pout的變化；SEC的Pout=25、50、81W/mm（分別為第1、2、3階段）和10GHz下的最大PAE，帶寬為20%，通道峰值溫度：225°C；在至少2個晶圓上的至少20個SEC上測量的穩(wěn)健性。

四、項目架構(gòu)、時間表與里程碑

THREADS是一個為期48個月的三階段項目，第一階段18個月（基礎），第二階段18個月（可選），第三階段12個月（可選），有一個技術領域。在第1階段和第2階段結(jié)束時，根據(jù)技術進展和資金供應情況，政府可自行決定行使期權(quán)。預計隨著選擇權(quán)的行使，研究團隊的數(shù)量可能會減少，從而進入該項目的第二和第三階段。

THREADS項目的架構(gòu)如圖4所示。THREADS預計在2023年8月開始。項目的啟動和季度審查會議或技術交流會議是強制性的，是與政府就項目中的工作、技術方法的細節(jié)以及任何技術或計劃中的關注項目進行交流的機會。

圖4：THREADS項目架構(gòu)

研究團隊將構(gòu)建一個研究計劃，以達到或超過指標表中所列的所有指標。該計劃應包括：

-項目啟動會議，在弗吉尼亞州阿靈頓的項目開始時親自舉行；

-項目季度審查，可通過電話會議或由DARPA決定在研究團隊所在地進行；

-通過電話會議對電氣和熱測試結(jié)構(gòu)以及功率放大器（PA）測試工具/標準評估電路（SECs）進行設計審查，包括電氣和熱測試計劃；

-在中期和末期交付適當?shù)碾姎夂蜔釡y試結(jié)構(gòu)和功率放大器/標準評估電路，供政府獨立驗證和確認。

審核編輯：郭婷