來(lái)源：半導(dǎo)體芯科技編譯

IMEC公司CMOS技術(shù)高級(jí)副總裁Sri Samavedam回顧了重要的半導(dǎo)體行業(yè)趨勢(shì)。哪些是未來(lái)幾年將在工業(yè)界推出的邏輯CMOS縮放的新創(chuàng)新？利用晶圓背面向器件輸送電力是下一個(gè)將被引入的主要性能提升器。晶圓正面的傳統(tǒng)金屬層將用于信號(hào)路由，而晶圓背面的金屬層將用于電力傳輸。分離電源傳輸和信號(hào)路由可以降低電源的壓降（從而提高性能），并減少正面金屬路由的擁擠。英特爾已經(jīng)宣布，他們將在2納米節(jié)點(diǎn)上用nanosheet器件引入這一技術(shù)。

TEM圖像顯示了連接到晶圓背面和正面的按比例的FinFET。

超越nanosheet和forksheet的器件架構(gòu)是互補(bǔ)型FET（CFET），其中N和P器件使用復(fù)雜的集成方式堆疊在一起。有幾種類型的CFET是可能的，而我們正處于尋找路徑的早期階段。在后端金屬化方面，銅的雙大馬士革集成將讓位于高縱橫比金屬蝕刻，以形成低于20納米間距的線路。我們一直專注于實(shí)現(xiàn)釕的直接金屬蝕刻。為了降低電阻，釕的長(zhǎng)寬比隨著氣隙的增大而增大，以減少電容影響。這些變化將確保后端RC（電阻-電容）的擴(kuò)展路線圖在幾個(gè)節(jié)點(diǎn)上繼續(xù)進(jìn)行。

邏輯和存儲(chǔ)器組件的擴(kuò)展越來(lái)越難。節(jié)點(diǎn)對(duì)節(jié)點(diǎn)的改進(jìn)正在減少，甚至由于集成的復(fù)雜性，成本繼續(xù)增加。在設(shè)計(jì)方面，有一種趨勢(shì)是為每個(gè)功能創(chuàng)造更多特定領(lǐng)域的加速器，如神經(jīng)處理、圖形、視頻等，并更加注重硬件-軟件共同優(yōu)化，以便在系統(tǒng)層面上獲得更多。

還有一種動(dòng)力是尋找特定的技術(shù)來(lái)解決系統(tǒng)瓶頸，如內(nèi)存墻（如何以高帶寬獲得數(shù)據(jù)，并以足夠的速度和足夠低的功率為邏輯核心提供數(shù)據(jù)）、電源墻（如何有效地處理電力輸送和散熱）或數(shù)據(jù)通信瓶頸（如何確保有線、光子學(xué)和無(wú)線基礎(chǔ)設(shè)施能夠處理成倍增長(zhǎng)的數(shù)據(jù)流量），而不是依賴現(xiàn)成的通用技術(shù)。

在高性能計(jì)算領(lǐng)域有一些例子，如AMD的V-cache技術(shù)，其中3D集成被用來(lái)使額外的SRAM內(nèi)存更接近CPU。另一個(gè)例子是在蘋果M1 Ultra系統(tǒng)芯片（SoC）中使用硅插橋來(lái)連接兩個(gè)CPU芯片。還有一個(gè)強(qiáng)大的推動(dòng)力是利用不同的3D和2.5D技術(shù)對(duì)電子和光子IC進(jìn)行聯(lián)合封裝，以減少光IO系統(tǒng)中數(shù)據(jù)帶寬增加時(shí)的寄生電阻。當(dāng)涉及到3D和2.5D連接時(shí)，有幾種選擇，取決于連接的密度、成本和復(fù)雜性。設(shè)備、計(jì)量和EDA基礎(chǔ)設(shè)施也需要成熟，以推動(dòng)標(biāo)準(zhǔn)化和降低成本，以便更廣泛地采用。

IMEC的設(shè)計(jì)技術(shù)共同優(yōu)化（DTCO）計(jì)劃致力于在邏輯、內(nèi)存和三維方面的設(shè)計(jì)基準(zhǔn)，為未來(lái)節(jié)點(diǎn)建立有技術(shù)影響的工藝設(shè)計(jì)工具包（PDK）。在系統(tǒng)技術(shù)共同優(yōu)化（STCO）計(jì)劃中，我們使用這些研究PDK來(lái)解決系統(tǒng)挑戰(zhàn)，如內(nèi)存墻和電源墻。例如，我們致力于特定領(lǐng)域SoC的3D分區(qū)，并進(jìn)行多尺度熱分析，包括不同的冷卻解決方案和混合存儲(chǔ)器的實(shí)現(xiàn)。

為了解決3D技術(shù)的成熟問題，我們正與關(guān)鍵設(shè)備供應(yīng)商密切合作，并與Cadence公司合作，以實(shí)現(xiàn)SoC的真正3D分區(qū)所需的電子設(shè)計(jì)自動(dòng)化（EDA）工具。

您能舉出一些IMEC正在關(guān)注的有前景的CMOS研發(fā)課題的例子嗎？

在邏輯方面，我們繼續(xù)探索和測(cè)試實(shí)現(xiàn)CFET器件的各種集成和模塊選項(xiàng)，預(yù)計(jì)這將實(shí)現(xiàn)4T標(biāo)準(zhǔn)單元的設(shè)計(jì)。在后端，在高縱橫比比金屬線中加入氣隙以實(shí)現(xiàn)RC擴(kuò)展方面取得了進(jìn)展。在量子計(jì)算領(lǐng)域，我們致力于降低硅自旋量子比特器件的電荷噪聲，這對(duì)量子計(jì)算的高保真量子比特操作是非常有希望的。

在后道，在高縱橫比金屬線中加入氣隙以實(shí)現(xiàn)RC擴(kuò)展方面取得了進(jìn)展。

隨著光IO支持的數(shù)據(jù)速率的增加，電子IC和光子IC更緊密地結(jié)合在一起，使用協(xié)同封裝的光學(xué)器件來(lái)減少寄生。我們正在開發(fā)新的模塊，使協(xié)同封裝的光學(xué)技術(shù)成為現(xiàn)實(shí)。

在有源存儲(chǔ)器項(xiàng)目中，我們繼續(xù)提高IGZO（氧化銦鎵鋅）器件的性能和可靠性，這將在未來(lái)按比例的DRAM架構(gòu)中發(fā)揮關(guān)鍵作用。在我們的存儲(chǔ)項(xiàng)目中，我們繼續(xù)推動(dòng)用于存儲(chǔ)應(yīng)用的傳統(tǒng)全門控三維NAND閃存的擴(kuò)展路線圖。

IMEC對(duì)可持續(xù)發(fā)展采取了廣泛和全面的方法。在我們的運(yùn)營(yíng)中，我們計(jì)劃到2030年將我們的碳足跡減少65%，我們正在朝著這個(gè)目標(biāo)順利推進(jìn)。此外，我們以強(qiáng)大的安全文化促進(jìn)健康的工作和生活平衡，并將聯(lián)合國(guó)可持續(xù)發(fā)展目標(biāo)作為研究項(xiàng)目的指南針。我們?cè)诰G色氫氣和光伏等可再生能源的生產(chǎn)方面進(jìn)行研究。

去年，我們啟動(dòng)了可持續(xù)半導(dǎo)體技術(shù)和系統(tǒng)（SSTS）計(jì)劃，旨在量化和減輕半導(dǎo)體制造在邏輯、內(nèi)存和三維集成流程中的碳足跡。

我們的目標(biāo)是匯集整個(gè)半導(dǎo)體生態(tài)系統(tǒng)，以應(yīng)對(duì)這一全球挑戰(zhàn)。到目前為止，幾個(gè)領(lǐng)先的合作伙伴，如蘋果、亞馬遜、微軟、ASM、ASML、Kurita, Screen、東京電子已經(jīng)加入這一計(jì)劃。我們希望很快宣布其他幾個(gè)設(shè)備、代工廠和系統(tǒng)合作伙伴。我們正在與SEMI可持續(xù)發(fā)展咨詢委員會(huì)合作，廣泛分享學(xué)習(xí)成果和最佳實(shí)踐，以鼓勵(lì)行業(yè)領(lǐng)導(dǎo)者采用。

關(guān)于Sri Samavedam

Sri Samavedam自2019年8月起擔(dān)任IMEC的CMOS技術(shù)高級(jí)副總裁。他的職責(zé)包括邏輯、存儲(chǔ)器、光子學(xué)和三維集成方面的項(xiàng)目。在此之前，他是位于紐約州馬耳他的GlobalFoundries的技術(shù)開發(fā)高級(jí)總監(jiān)，在那里他領(lǐng)導(dǎo)了14納米FinFET技術(shù)和衍生產(chǎn)品進(jìn)入批量生產(chǎn)的資格認(rèn)證以及7納米CMOS的早期開發(fā)。他的研究生涯開始于德克薩斯州奧斯汀的摩托羅拉公司，從事應(yīng)力硅、金屬柵極、高k電介質(zhì)和全耗盡SOI器件的研究。他擁有麻省理工學(xué)院的材料科學(xué)與工程博士學(xué)位和普渡大學(xué)的碩士學(xué)位。

審核編輯黃昊宇