日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解決噪聲問題試試從PCB布局布線入手

analog_devices ? 來源:未知 ? 2023-02-12 14:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

噪聲問題是每位電路板設(shè)計師都會聽到的四個字。為了解決噪聲問題,往往要花費數(shù)小時的時間進(jìn)行實驗室測試,以便揪出元兇,但最終卻發(fā)現(xiàn),噪聲是由開關(guān)電源的布局不當(dāng)而引起的。解決此類問題可能需要設(shè)計新的布局,導(dǎo)致產(chǎn)品延期和開發(fā)成本增加。

本文將提供有關(guān)印刷電路板(PCB)布局布線的指南,以幫助設(shè)計師避免此類噪聲問題。作為例子的開關(guān)調(diào)節(jié)器布局采用雙通道同步開關(guān)控制ADP1850,第一步是確定調(diào)節(jié)器的電流路徑。然后,電流路徑?jīng)Q定了器件在該低噪聲布局布線設(shè)計中的位置。

PCB布局布線指南

第一步:確定電流路徑

在開關(guān)轉(zhuǎn)換器設(shè)計中,高電流路徑和低電流路徑彼此非??拷?。交流(AC)路徑攜帶有尖峰和噪聲,高直流(DC)路徑會產(chǎn)生相當(dāng)大的壓降,低電流路徑往往對噪聲很敏感。適當(dāng)PCB布局布線的關(guān)鍵在于確定關(guān)鍵路徑,然后安排器件,并提供足夠的銅面積以免高電流破壞低電流。性能不佳的表現(xiàn)是接地反彈和噪聲注入IC及系統(tǒng)的其余部分。

圖1所示為一個同步降壓調(diào)節(jié)器設(shè)計,它包括一個開關(guān)控制器和以下外部電源器件:高端開關(guān)、低端開關(guān)、電感、輸入電容、輸出電容和旁路電容。圖1中的箭頭表示高開關(guān)電流流向。必須小心放置這些電源器件,避免產(chǎn)生不良的寄生電容和電感,導(dǎo)致過大噪聲、過沖、響鈴振蕩和接地反彈。

24aed1da-aaa0-11ed-bfe3-dac502259ad0.png

圖1. 典型開關(guān)調(diào)節(jié)器(顯示交流和直流電流路徑)

諸如DH、DL、BST和SW之類的開關(guān)電流路徑離開控制器后需妥善安排,避免產(chǎn)生過大寄生電感。這些線路承載的高δI/δt交流開關(guān)脈沖電流可能達(dá)到3 A以上并持續(xù)數(shù)納秒。高電流環(huán)路必須很小,以盡可能降低輸出響鈴振蕩,并且避免拾取額外的噪聲。

低值、低幅度信號路徑,如補償和反饋器件等,對噪聲很敏感。應(yīng)讓這些路徑遠(yuǎn)離開關(guān)節(jié)點和電源器件,以免注入干擾噪聲。

第二步:布局物理規(guī)劃

PCB物理規(guī)劃(floor plan)非常重要,必須使電流環(huán)路面積最小,并且合理安排電源器件,使得電流順暢流動,避免尖角和窄小的路徑。這將有助于減小寄生電容和電感,從而消除接地反彈。

圖2所示為采用開關(guān)控制器ADP1850的雙路輸出降壓轉(zhuǎn)換器的PCB布局。請注意,電源器件的布局將電流環(huán)路面積和寄生電感降至最小。虛線表示高電流路徑。同步和異步控制器均可以使用這一物理規(guī)劃技術(shù)。在異步控制器設(shè)計中,肖特基二極管取代低端開關(guān)。

24c5a306-aaa0-11ed-bfe3-dac502259ad0.jpg

圖2. 采用ADP1850控制器的雙路輸出降壓轉(zhuǎn)換器的PCB布局

第三步:電源器件——MOSFET和電容(輸入、旁路和輸出)

頂部和底部電源開關(guān)處的電流波形是一個具有非常高δI/δt的脈沖。因此,連接各開關(guān)的路徑應(yīng)盡可能短,以盡量降低控制器拾取的噪聲和電感環(huán)路傳輸?shù)脑肼?。在PCB一側(cè)上使用一對DPAK或SO-8封裝的FET時,最好沿相反方向旋轉(zhuǎn)這兩個FET,使得開關(guān)節(jié)點位于該對FET的一側(cè),并利用合適的陶瓷旁路電容將高端漏電流旁路到低端源。務(wù)必將旁路電容盡可能靠近MOSFET放置(參見圖2),以盡量減小穿過FET和電容的環(huán)路周圍的電感。

輸入旁路電容和輸入大電容的放置對于控制接地反彈至關(guān)重要。輸出濾波器電容的負(fù)端連接應(yīng)盡可能靠近低端MOSFET的源,這有助于減小引起接地反彈的環(huán)路電感。圖2中的Cb1和Cb2是陶瓷旁路電容,這些電容的推薦值范圍是1 μF至22 μF。對于高電流應(yīng)用,應(yīng)額外并聯(lián)一個較大值的濾波器電容,如圖2的CIN所示。

散熱考慮和接地層

在重載條件下,功率MOSFET、電感和大電容的等效串聯(lián)電阻(ESR)會產(chǎn)生大量的熱。為了有效散熱,圖2的示例在這些電源器件下面放置了大面積的銅。

多層PCB的散熱效果好于2層PCB。為了提高散熱和導(dǎo)電性能,應(yīng)在標(biāo)準(zhǔn)1盎司銅層上使用2盎司厚度的銅。多個PGND層通過過孔連在一起也會有幫助。圖3顯示一個4層PCB設(shè)計的頂層、第三層和第四層上均分布有PGND層。

24d9b9ae-aaa0-11ed-bfe3-dac502259ad0.png

圖3. 截面圖:連接PGND層以改善散熱

這種多接地層方法能夠隔離對噪聲敏感的信號。如圖2所示,補償器件、軟啟動電容、偏置輸入旁路電容和輸出反饋分壓器電阻的負(fù)端全都連接到AGND層。請勿直接將任何高電流或高δI/δt路徑連接到隔離AGND層。AGND是一個安靜的接地層,其中沒有大電流流過。

所有電源器件(如低端開關(guān)、旁路電容、輸入和輸出電容等)的負(fù)端連接到PGND層,該層承載高電流。

GND層內(nèi)的壓降可能相當(dāng)大,以至于影響輸出精度。通過一條寬走線將AGND層連接到輸出電容的負(fù)端(參見圖4),可以顯著改善輸出精度和負(fù)載調(diào)節(jié)。

24f12602-aaa0-11ed-bfe3-dac502259ad0.png

圖4. AGND層到PGND層的連接

AGND層一路擴展到輸出電容,AGND層和PGND層在輸出電容的負(fù)端連接到過孔。

圖2顯示了另一種連接AGND和PGND層的技術(shù),AGND層通過輸出大電容負(fù)端附近的過孔連接到PGND層。圖3顯示了PCB上某個位置的截面,AGND層和PGND層通過輸出大電容負(fù)端附近的過孔相連。

電流檢測路徑

為了避免干擾噪聲引起精度下降,電流模式開關(guān)調(diào)節(jié)器的電流檢測路徑布局必須妥當(dāng)。雙通道應(yīng)用尤其要更加重視,消除任何通道間串?dāng)_。

雙通道降壓控制器ADP1850將低端MOSFET的導(dǎo)通電阻RDS(ON)用作控制環(huán)路架構(gòu)的一部分。此架構(gòu)在SWx與PGNDx引腳之間檢測流經(jīng)低端MOSFET的電流。一個通道中的地電流噪聲可能會耦合到相鄰?fù)ǖ乐?。因此,?wù)必使SWx和PGNDx走線盡可能短,并將其放在靠近MOSFET的地方,以便精確檢測電流。到SWx和PGNDx節(jié)點的連接務(wù)必采用開爾文檢測技術(shù),如圖2和圖5所示。注意,相應(yīng)的PGNDx走線連接到低端MOSFET的源。不要隨意將PGND層連接到PGNDx引腳。

2506a77a-aaa0-11ed-bfe3-dac502259ad0.jpg

圖5. 兩個通道的接地技術(shù)

相比之下,對于ADP1829等雙通道電壓模式控制器,PGND1和PGND2引腳則是直接通過過孔連接到PGND層。

反饋和限流檢測路徑

反饋(FB)和限流(ILIM)引腳是低信號電平輸入,因此,它們對容性和感性噪聲干擾敏感。FB和ILIM走線應(yīng)避免靠近高δI/δt走線。注意不要讓走線形成環(huán)路,導(dǎo)致不良電感增加。在ILIM和PGND引腳之間增加一個小MLCC去耦電容(如22 pF),有助于對噪聲進(jìn)行進(jìn)一步濾波。

開關(guān)節(jié)點

在開關(guān)調(diào)節(jié)器電路中,開關(guān)(SW)節(jié)點是噪聲最高的地方,因為它承載著很大的交流和直流電壓/電流。此SW節(jié)點需要較大面積的銅來盡可能降低阻性壓降。將MOSFET和電感彼此靠近放在銅層上,可以使串聯(lián)電阻和電感最小。

對電磁干擾、開關(guān)節(jié)點噪聲和響鈴振蕩更敏感的應(yīng)用可以使用一個小緩沖器。緩沖器由電阻和電容串聯(lián)而成(參見圖6中的RSNUB和CSNUB),放在SW節(jié)點與PGND層之間,可以降低SW節(jié)點上的響鈴振蕩和電磁干擾。注意,增加緩沖器可能會使整體效率略微下降0.2%到0.4%。

25207452-aaa0-11ed-bfe3-dac502259ad0.png

圖6. 緩沖器和柵極電阻電阻

柵極驅(qū)動器路徑

柵極驅(qū)動走線(DH和DL)也要處理高δI/δt,往往會產(chǎn)生響鈴振蕩和過沖。這些走線應(yīng)盡可能短。最好直接布線,避免使用饋通過孔。如果必須使用過孔,則每條走線應(yīng)使用兩個過孔,以降低峰值電流密度和寄生電感。

在DH或DL引腳上串聯(lián)一個小電阻(約2 Ω至4 Ω)可以減慢柵極驅(qū)動,從而也能降低柵極噪聲和過沖。另外,BST與SW引腳之間也可以連接一個電阻(參見圖6)。在布局期間用0Ω柵極電阻保留空間,可以提高日后進(jìn)行評估的靈活性。增加的柵極電阻會延長柵極電荷上升和下降時間,導(dǎo)致MOSFET的開關(guān)功率損耗提高。

總結(jié)

了解電流路徑、其敏感性以及適當(dāng)?shù)钠骷胖?,是消除PCB布局設(shè)計噪聲問題的關(guān)鍵。ADI公司的所有電源器件評估板都采用上述布局布線指導(dǎo)原則來實現(xiàn)最佳性能。評估板文件UG-204和UG-205詳細(xì)說明了ADP1850相關(guān)的布局布線情況。

意,所有開關(guān)電源都具有相同的元件和相似的電流路徑敏感性。因此,以針對電流模式降壓調(diào)節(jié)器的 ADP1850為例說明的指導(dǎo)原則同樣適用于電壓模式和/或升壓開關(guān)調(diào)節(jié)器的布局布線。

253bc0b8-aaa0-11ed-bfe3-dac502259ad0.gif255253f0-aaa0-11ed-bfe3-dac502259ad0.png查看往期內(nèi)容↓↓↓255e3fd0-aaa0-11ed-bfe3-dac502259ad0.gif


原文標(biāo)題:解決噪聲問題試試從PCB布局布線入手

文章出處:【微信公眾號:亞德諾半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 亞德諾
    +關(guān)注

    關(guān)注

    6

    文章

    4681

    瀏覽量

    16741

原文標(biāo)題:解決噪聲問題試試從PCB布局布線入手

文章出處:【微信號:analog_devices,微信公眾號:analog_devices】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    晶振PCB布局避坑指南

    作為一名在晶振廠深耕五年的硬件工程師,見過太多因PCB布局失誤導(dǎo)致的“詭異故障”:工業(yè)網(wǎng)關(guān)在低溫下間歇性死機、消費電子的時鐘信號頻頻丟包、通信設(shè)備的相位噪聲超標(biāo)……這些問題追根溯源,往往都指向晶振
    的頭像 發(fā)表于 04-24 08:57 ?126次閱讀
    晶振<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>避坑指南

    PCB Layout設(shè)計內(nèi)容詳解:布局布線的核心工作要點

    本文深入介紹PCB Layout設(shè)計所包含的關(guān)鍵工作內(nèi)容,涵蓋元件布局、走線規(guī)劃、電源地線處理、信號完整性優(yōu)化及設(shè)計驗證,幫助工程師掌握高質(zhì)量電路板設(shè)計的核心要點。
    的頭像 發(fā)表于 04-03 10:29 ?270次閱讀

    如何設(shè)置HDI PCB布局?

    積和優(yōu)異的電氣性能,廣泛應(yīng)用于智能手機、平板電腦、可穿戴設(shè)備及高端服務(wù)器等領(lǐng)域。合理設(shè)置HDI PCB布局,對于確保電路性能、提升生產(chǎn)效率及降低成本具有至關(guān)重要的作用。以下將從設(shè)計準(zhǔn)備、層疊結(jié)構(gòu)規(guī)劃、元件布局、
    的頭像 發(fā)表于 03-30 17:01 ?1008次閱讀
    如何設(shè)置HDI <b class='flag-5'>PCB</b><b class='flag-5'>布局</b>?

    技術(shù)資訊 I PCB設(shè)計三大頑疾:規(guī)則亂、布線慢、疊層偏——Allegro X Designer 的系統(tǒng)級解法

    的核心功能,規(guī)則管理、布線效率、疊層設(shè)計這三個方面入手,剖析貫穿整個設(shè)計流程的專業(yè)設(shè)計體系。本文要點keypoint一文看懂AllegroXDesigner系統(tǒng)級
    的頭像 發(fā)表于 03-27 16:44 ?8073次閱讀
    技術(shù)資訊 I <b class='flag-5'>PCB</b>設(shè)計三大頑疾:規(guī)則亂、<b class='flag-5'>布線</b>慢、疊層偏——Allegro X Designer 的系統(tǒng)級解法

    PCB接地設(shè)計實戰(zhàn)避坑指南:“環(huán)路”到“干凈地”的進(jìn)階之路

    PCB設(shè)計中接地導(dǎo)致的 “嗡嗡”聲、數(shù)據(jù)跳變、復(fù)位重啟 等典型問題,拆解單點接地、多點接地及混合接地的應(yīng)用陷阱,并提供原理圖符號到PCB布局的實戰(zhàn)設(shè)計清單。希望能幫你打造一塊“安靜
    發(fā)表于 02-10 16:29

    深入探討PCB布局布線的專業(yè)設(shè)計要點與常見挑戰(zhàn)

    本文深入探討PCB布局布線的專業(yè)設(shè)計要點與常見挑戰(zhàn),并介紹上海創(chuàng)馨科技如何憑借資深團隊與豐富經(jīng)驗,為客戶提供精密布局、優(yōu)化
    的頭像 發(fā)表于 01-04 15:29 ?433次閱讀

    功放PCB電路板設(shè)計:噪聲抑制到音質(zhì)優(yōu)化

    本文詳細(xì)闡述功放PCB設(shè)計的核心要點,涵蓋布局分區(qū)、接地系統(tǒng)優(yōu)化、電源路徑與退耦設(shè)計以及熱管理策略,為打造低噪聲、高保真音頻電路提供實用設(shè)計指南。
    的頭像 發(fā)表于 12-25 14:16 ?769次閱讀

    驅(qū)動板PCB布線的注意事項

    PCB Layout 注意事項 1)布局注意事項: ●● 整體布局遵循功率回路與小信號控制回路分開布局原則,功率部分和控制部分的 GND 分開回流到輸入 GND。 ●● 芯片的放置方向
    發(fā)表于 12-02 07:40

    高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%

    一站式PCBA加工廠家今天為大家講講高頻PCB布線設(shè)計有什么技巧?高頻PCB設(shè)計布線技巧。高頻PCB布線
    的頭像 發(fā)表于 11-21 09:23 ?1071次閱讀
    高頻<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>“避坑指南”:4大核心技巧讓信號完整性提升90%

    PCB布局布線的相關(guān)基本原理和設(shè)計技巧

    1、PCB布局布線的相關(guān)基本原理和設(shè)計技巧 1、[問] 高頻信號布線時要注意哪些問題? [答 ] 信號線的阻抗匹配; 與其他信號線的空間隔離; 對于數(shù)字高頻信號,差分線效果會更好
    發(fā)表于 11-14 06:11

    多功能炭素材料電阻率測試儀中的低噪聲布線技術(shù)

    在多功能炭素材料電阻率測試儀中,低噪聲布線技術(shù)是保障測試數(shù)據(jù)精準(zhǔn)的“隱形防線”。該技術(shù)通過優(yōu)化儀器內(nèi)部與外部連接線路的布局、材質(zhì)選擇及防護設(shè)計,最大程度減少外界干擾與內(nèi)部信號損耗,避免噪聲
    的頭像 發(fā)表于 10-31 09:20 ?547次閱讀
    多功能炭素材料電阻率測試儀中的低<b class='flag-5'>噪聲</b><b class='flag-5'>布線</b>技術(shù)

    如何理解芯片設(shè)計中的后端布局布線

    后端布局布線(Place and Route,PR)是集成電路設(shè)計中的一個重要環(huán)節(jié),它主要涉及如何在硅片上合理地安排電路元器件的位置,并通過布線將這些元器件連接起來,以確保芯片能夠正確地工作。這個過程是芯片設(shè)計的最后階段之一,它
    的頭像 發(fā)表于 08-15 17:33 ?1625次閱讀

    降低adc在不同PCB上的噪聲,如何做到接近AD4134驗證板噪聲水平?

    在我設(shè)計的復(fù)雜多片AD4134的大型數(shù)字系統(tǒng)中,噪聲水平Nrms無法控制到預(yù)期水平。希望能夠找到關(guān)鍵的影響因素。還請各位大師指點。 根據(jù)驗證版及數(shù)據(jù)手冊中的布局方式,不對ADC的下方地平面做切割處理
    發(fā)表于 08-11 08:24

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長規(guī)則7、芯片引腳布線二、信號走線下方添加公共接地
    的頭像 發(fā)表于 05-28 19:34 ?2707次閱讀
    高速<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>/<b class='flag-5'>布線</b>的原則

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。
    的頭像 發(fā)表于 05-07 14:50 ?1877次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略
    中方县| 深州市| 达日县| 深圳市| 治多县| 华容县| 青浦区| 辛集市| 宜阳县| 侯马市| 从江县| 临海市| 彭泽县| 密山市| 昌邑市| 无为县| 高平市| 榆林市| 垫江县| 浠水县| 定州市| 阆中市| 郧西县| 万全县| 浦县| 互助| 额敏县| 奉贤区| 上思县| 宽甸| 永川市| 安义县| 应用必备| 屯昌县| 和平区| 开阳县| 西乌珠穆沁旗| 寿宁县| 永寿县| 鄂伦春自治旗| 芜湖市|