FPGA（現(xiàn)場可編程門陣列）也是一種IC。 顧名思義，只要有合適的工具和適當(dāng)?shù)膶I(yè)基礎(chǔ)，工程師就可以對FPGA進(jìn)行重新編程。

2、開發(fā)流程區(qū)別：

FPGA開發(fā)是利用HDL和quartus、vivado等EDA工具，重新配置（configure）芯片的功能，而ASIC通常都具有較少的可重配置能力。

ASIC基本都是基于標(biāo)準(zhǔn)單元開始設(shè)計(jì)的，還需要進(jìn)行Place & Route。當(dāng)芯片存在任何問題時，必須再次重新投片，直到達(dá)到你想要的功能和性能。ASIC設(shè)計(jì)流程非常昂貴，至少需要幾個月的時間才能完成。

ASIC在離開生產(chǎn)線后再也無法改變。這就是為什么設(shè)計(jì)師在大規(guī)模量產(chǎn)之前需要完全確保設(shè)計(jì)正確無誤。工程師可以利用FPGA的可重配置這一優(yōu)勢，進(jìn)行ASIC的原型驗(yàn)證，以便在將設(shè)計(jì)發(fā)送到代工廠之前，可以在實(shí)際世界中對其進(jìn)行全面的測試。

FPGA是一大堆預(yù)制的門和觸發(fā)器，具有可編程互連的特性?？梢允褂眠@些基本模塊配置成你想要的任何邏輯功能。如果有錯誤，可以在幾秒鐘內(nèi)重新編程，而不需要數(shù)月才能知道結(jié)果。然而，在FPGA中，有時候需要額外的硬件開銷來進(jìn)行正確地連接。

3、成本區(qū)別：

ASIC在重復(fù)成本方面具有很大的優(yōu)勢，因?yàn)樵谠O(shè)計(jì)中浪費(fèi)的材料非常少。對于FPGA，總是有很多的硬件資源被浪費(fèi)。這意味著FPGA的重復(fù)成本通常高于同類ASIC的重復(fù)成本。

盡管ASIC的重復(fù)成本非常低，但其非重復(fù)成本相對較高且通常達(dá)到數(shù)百萬。由于它是非重復(fù)性的，因此每個IC的成本隨著量的增加而減少。

所以，在ASIC量產(chǎn)到一定量之后，使用ASIC可以比使用FPGA更便宜。與FPGA相比，ASIC在功耗，性能，尺寸和成本方面具有很大優(yōu)勢。