TI的FPD Link III 系列的視頻傳輸橋接器件，是專(zhuān)門(mén)用于車(chē)載信息娛樂(lè)系統(tǒng)以及車(chē)載ADAS應(yīng)用的視頻傳輸橋接器件。通常是串化器與解串器一起配對(duì)使用，通過(guò)50Ω 單端同軸或 100Ω 差分屏蔽雙絞線 (STP) 電纜提供單通道或雙通道高速串行數(shù)據(jù)流，從而簡(jiǎn)化高速音視頻數(shù)據(jù)遠(yuǎn)距離傳輸對(duì)線束的要求，并減少車(chē)內(nèi)線束用量。

本文以串化器DS90UB947-Q1，以及解串器DS90UB948-Q1為例，介紹FPD Link III系列器件獨(dú)有的Test Pattern Generator測(cè)試模式生成器。使用該測(cè)試模式，可以通過(guò)947或者948，使用內(nèi)部/外部時(shí)鐘，以及內(nèi)部/外部timing 參數(shù)，來(lái)產(chǎn)生純色/漸變/彩條等測(cè)試畫(huà)面直接顯示于屏幕，以輔助判斷整個(gè)高速視頻傳輸鏈路的穩(wěn)定性。

a) 水平黑白漸變

b) 彩條Color Bar

1. 947/948 內(nèi)部測(cè)試模式生成器
947/948內(nèi)部均帶有一個(gè)測(cè)試模式生成器，能用于對(duì)顯示面板或者高速鏈路的調(diào)試工作中。該測(cè)試模式十分簡(jiǎn)單且輸出測(cè)試畫(huà)面的分辨率以及幀率，均可以通過(guò)內(nèi)部自帶的寄存器進(jìn)行調(diào)節(jié)，能適用于不同的應(yīng)用及不同的顯示面板調(diào)試上。
只要保證947/948的供電穩(wěn)定，且PDB使能腳可靠拉高，即使此時(shí)沒(méi)有視頻信號(hào)輸入，也能進(jìn)行顯示。如果沒(méi)有接收到SOC輸出的時(shí)鐘，則可以將測(cè)試模式配置為時(shí)鐘內(nèi)部的OSC產(chǎn)生顯示時(shí)鐘。而視頻的timing參數(shù)（HS/VS/DE）既可以使用SOC輸出的timing，也可以
使用947/948內(nèi)部產(chǎn)生的timing參數(shù)。測(cè)試模式的使能以及相關(guān)配置，只需要通過(guò)本地I2C，或者遠(yuǎn)端的I2C設(shè)置相關(guān)寄存器即可，無(wú)需更改外部管腳的配置。
以947/948為例，整個(gè)視頻鏈路下共有4種測(cè)試模式工作方式：

? 通過(guò)947產(chǎn)生測(cè)試模式圖樣，并使用SOC產(chǎn)生的PCLK/timing時(shí)序

? 通過(guò)947產(chǎn)生測(cè)試模式圖樣，并使用947內(nèi)部自行產(chǎn)生的PCLK/timing時(shí)序

? 通過(guò)948產(chǎn)生測(cè)試模式圖樣，并使用SOC產(chǎn)生的PCLK/timing時(shí)序

? 通過(guò)948產(chǎn)生測(cè)試模式圖樣，并使用948內(nèi)部自行產(chǎn)生的PCLK/timing時(shí)序

c) 配置選項(xiàng)

1.1. 視頻時(shí)序video timing
測(cè)試模式下，有兩種可選的視頻時(shí)序模式，分別是外部/內(nèi)部時(shí)序。在 默認(rèn)的外部時(shí)序模式下，測(cè)試模式生成器會(huì)自動(dòng)檢測(cè)由SOC輸入的HS/VS/DE視頻時(shí)序參數(shù)，并由此產(chǎn)生相應(yīng)的相應(yīng)的時(shí)序參數(shù)。
而在內(nèi)部時(shí)序模式下，測(cè)試模式生成器會(huì)根據(jù)控制寄存器中配置的分辨率及幀率等參數(shù)，產(chǎn)生相應(yīng)的HS/VS/DE時(shí)序參數(shù)。
在使用內(nèi)部時(shí)序模式產(chǎn)生測(cè)試模式圖樣時(shí)，測(cè)試模式生成器可以使用內(nèi)部OSC產(chǎn)生不同分辨率或幀率下所需的PCLK以及時(shí)序參數(shù)。這個(gè)內(nèi)部參考的OSC頻率典型值是200MHz，帶有N=3—63的整數(shù)分頻器，以產(chǎn)生不同幀率說(shuō)需要的PCLK。

d) 不同分頻系數(shù)下的幀率

1.2. 測(cè)試圖樣選擇
947/948能提供如下的共16種測(cè)試圖樣。
且947/948可以使能auto-scrolling自動(dòng)滾動(dòng)功能，在以下的測(cè)試圖樣中自動(dòng)循環(huán)顯示，這個(gè)功能可以通過(guò)0x65的bit 0 來(lái)使能。
i. 純白色
ii. 純黑色
iii. 純紅色
iv. 純綠色
v. 純藍(lán)色
vi. 水平黑色到白色漸變
vii. 水平黑色到紅色漸變
viii. 水平黑色到綠色漸變
ix. 水平黑色到藍(lán)色漸變
x. 垂直黑色到白色漸變
xi. 垂直黑色到紅色漸變
xii. 垂直黑色到綠色漸變
xiii. 垂直黑色到藍(lán)色漸變
xiv. 自定義顏色
xv. 垂直彩條
xvi. 顏色反轉(zhuǎn)

2. 測(cè)試模式配置寄存器
如果需要輸出自定義分辨率或者幀率的測(cè)試模式輸出的話，需要通過(guò)間接寄存器來(lái)配置時(shí)鐘，時(shí)序，以及相應(yīng)的模式。
2.1. 測(cè)試模式相關(guān)的直接控制寄存器
0x64的PGCTL寄存器，以及0x65的PGCFG寄存器是用于配置測(cè)試模式的直接控制寄存器。

e) 0x64寄存器

2.2. 間接寄存器
0x66是間接地址寄存器，用于存放需要訪問(wèn)的間接寄存器地址。而0x67是間接數(shù)據(jù)寄存器，用于存放需要寫(xiě)入間接寄存器的數(shù)據(jù)。
所以如果要訪問(wèn)間接寄存器，需要先將該間接寄存器的地址寫(xiě)入0x66，然后將數(shù)據(jù)寫(xiě)入到0x67中，947/948就會(huì)自動(dòng)將該數(shù)據(jù)寫(xiě)入到該間接寄存器中了。

f) 0x66/67寄存器

2.3. 間接寄存器表
以下與時(shí)序/幀率等自定義參數(shù)相關(guān)的間接寄存器的讀寫(xiě)，都是通過(guò)0x66/0x67來(lái)進(jìn)行的。下面簡(jiǎn)單介紹一下自定義測(cè)試模式下所需要配置的相關(guān)寄存器。

g) 間接寄存器表

2.3.1. PGCDC： 0x03時(shí)鐘分頻系數(shù)控制寄存器

2.3.2. PGTFS1/2/3： 0x04/05/06 總幀大小配置寄存器
0x04配置的是12 位的總幀水平寬度低8位。

0x05的低4位配置的是12 位的總幀水平寬度的高4位。而高4位配置的是12 位的總幀垂直寬度的低4位。

0x06配置的是12位的總幀垂直寬度的高8位。

2.3.3. PGAFS1/2/3：0x07/08/09 有效幀大小配置寄存器
0x07 配置的是12位的有效幀水平寬度低8位。

0x08的低4位配置的是12位的有效幀水平寬度的高4位。而高4位配置的是12位的有效垂直寬度的低4位。

0x09配置的是12位的有效垂直寬度的高8位。

2.3.4. PGHSW：0x0A 水平同步信號(hào)寬度該參數(shù)只有在內(nèi)部時(shí)序使能的時(shí)候才會(huì)生效。

2.3.5. PGVSW：0x0B 垂直同步信號(hào)寬度，該參數(shù)只有在內(nèi)部時(shí)序使能的時(shí)候才會(huì)生效。

2.3.6. PGHBP：0x0C 水平后肩信號(hào)寬度，該參數(shù)只有在內(nèi)部時(shí)序使能的時(shí)候才會(huì)生效。

2.3.7. PGVBP：0x0D垂直后肩信號(hào)寬度，參數(shù)只有在內(nèi)部時(shí)序使能的時(shí)候才會(huì)生效。

2.3.8. PGSC：0x0E同步信號(hào)配置寄存器

3. 自定義測(cè)試模式配置示例
該示例是基于以下的PCLK及timing時(shí)序參數(shù)來(lái)配置自定義分辨率測(cè)試模式的：

3.1. 相關(guān)寄存器配置
3.1.1. 設(shè)置像素時(shí)鐘PCLK以及總幀大小。
a) 像素時(shí)鐘PCLK為66.7MHz：寫(xiě)0x03到寄存器0x66，然后寫(xiě)0x03到寄存器0x67，從而設(shè)置時(shí)鐘分頻系數(shù)為3，200MHz/3 = 66.7MHz
b) 總幀水平寬度為2288，總幀垂直寬度為1230：2288（dec）=0x8F0，1230（dec）=0x4CE。
先寫(xiě)0x04到寄存器0x66，然后寫(xiě)0xF0到寄存器0x67。
寫(xiě)0x05到寄存器0x66，然后寫(xiě)0xE8到寄存器0x67。
寫(xiě)0x06到寄存器0x66，然后寫(xiě)0x4C到寄存器0x67。

3.1.2. 設(shè)置有效幀大?。?br /> a) 有效幀水平寬度為1920（0x780），垂直寬度為1200（0x4B0）.
先寫(xiě)0x07到寄存器0x66，然后寫(xiě)0x80到寄存器0x67。
寫(xiě)0x08到寄存器0x66，然后寫(xiě)0x07到寄存器0x67。
寫(xiě)0x09到寄存器0x66，然后寫(xiě)0x4B到寄存器0x67。
3.1.3. 設(shè)置同步信號(hào)寬度：水平同步信號(hào)為80，垂直同步信號(hào)為5。
a) 寫(xiě)0x0A到寄存器0x66，然后寫(xiě)0x50到寄存器0x67，設(shè)置水平同步信號(hào)寬度。
寫(xiě)0x0B到寄存器0x66，然后寫(xiě)0x05到寄存器0x67，設(shè)置垂直同步信號(hào)寬度。
3.1.4. 設(shè)置后肩消隱信號(hào)寬度：水平后肩寬度為80，垂直后肩寬度為5。
a) 寫(xiě)0x0C到寄存器0x66，然后寫(xiě)0xD8到寄存器0x67。
寫(xiě)0x0D到寄存器0x66，然后寫(xiě)0x16到寄存器0x67。
3.1.5. 使能測(cè)試模式生成器
a) 先選定使用內(nèi)部生成的像素時(shí)鐘PCLK以及timing時(shí)序：寫(xiě)0x04到寄存器0x65。
b) 使能測(cè)試模式生成器，并輸出彩條圖像：寫(xiě)0x15到寄存器0x64。

3.2. 示例代碼
以下代碼僅為示例代碼，0x2C為947的I2C地址，此地址需要與系統(tǒng)上的947實(shí)際的I2C地址相匹配。如果要使能948的測(cè)試模式，則需要將I2C地址更改為948的地址。
isend -n /dev/i2c1 -a 0x2c 0x66 0x03
isend -n /dev/i2c1 -a 0x2c 0x67 0x03 //200MHz Clock divider, 66.7MHz
isend -n /dev/i2c1 -a 0x2c 0x66 0x04
isend -n /dev/i2c1 -a 0x2c 0x67 0xF0 // least 8 bit of Total Horizontal frame size
isend -n /dev/i2c1 -a 0x2c 0x66 0x05
isend -n /dev/i2c1 -a 0x2c 0x67 0xE8 // Least 4 bit TV + Most 4 bit TH
isend -n /dev/i2c1 -a 0x2c 0x66 0x06
isend -n /dev/i2c1 -a 0x2c 0x67 0x4C // Most 8 bit of Total Vertical frame size
isend -n /dev/i2c1 -a 0x2c 0x66 0x07
isend -n /dev/i2c1 -a 0x2c 0x67 0x80 // least 8 bit of active Horizontal frame size
isend -n /dev/i2c1 -a 0x2c 0x66 0x08
isend -n /dev/i2c1 -a 0x2c 0x67 0x07 // Least 4 bit AV + Most 4 bit AH
isend -n /dev/i2c1 -a 0x2c 0x66 0x09
isend -n /dev/i2c1 -a 0x2c 0x67 0x4B // Most 8 bit of active Vertical frame size
isend -n /dev/i2c1 -a 0x2c 0x66 0x0A
isend -n /dev/i2c1 -a 0x2c 0x67 0x50 // Horizontal Sync Width
isend -n /dev/i2c1 -a 0x2c 0x66 0x0B
isend -n /dev/i2c1 -a 0x2c 0x67 0x05 // Vertical Sync Width
isend -n /dev/i2c1 -a 0x2c 0x66 0x0C
isend -n /dev/i2c1 -a 0x2c 0x67 0xD8 // Horizontal back porch
isend -n /dev/i2c1 -a 0x2c 0x66 0x0D
isend -n /dev/i2c1 -a 0x2c 0x67 0x16 // Vertical back porch
isend -n /dev/i2c1 -a 0x2c 0x65 0x04 //using internal timing and internal clock
isend -n /dev/i2c1 -a 0x2c 0x64 0x15 // Color Bar, enable PG

審核編輯：郭婷