FPGA設(shè)計的五個主要任務(wù)：邏輯綜合、門級映射、整體功能邏輯布局、邏輯資源互連布線，最后生成FPGA的bit流，根據(jù)常用的FPGA工具流程，這些任務(wù)將可以由不同的工具執(zhí)行，每個步驟的運行時間比例將有所不同，如下圖所示。例如，傳統(tǒng)的布局布線流任務(wù)都由FPGA供應(yīng)商提供的軟件執(zhí)行，相對應(yīng)的布局布線工具，因此運行時間主要在布局布線階段。

? ? ?

隨著SoC設(shè)計變得更大，需要的FPGA資源也越來越多，時間也會變得更長。例如，大型FPGA芯片如果達(dá)到90%利用率，可能需要24小時或更長時間才能完成整個流程；

四分之三的時間都花在布局布線階段。在進(jìn)行原型設(shè)計時，這種長運行時間可能是一個巨大的代價，EDA工具永遠(yuǎn)在Shift Left的道路上狂飆就是這個原理，可以幫助客戶節(jié)省時間是EDA的宗旨。

言歸正狀，從長遠(yuǎn)來看，使用四個FPGA50%利用率的FPGA原型比使用兩個75%利用率的FPGA平臺要劃算，因為節(jié)省的迭代時間是非常寶貴的。雖然不是很等價，但由于跨FPGA的資源浪費，所以4片50%利用率也僅僅是估算，讀者不必認(rèn)真推算。

期望FPGA設(shè)計迭代一輪的時間，也就是整個編譯加運行時間為數(shù)小時而不是數(shù)天，這樣我們就可以更加多次進(jìn)行重大的bug的修復(fù)，并在一天內(nèi)看到修復(fù)的結(jié)果在FPGA原型平臺上呈現(xiàn)。事實上，筆者經(jīng)歷過的團隊，都習(xí)慣于在白天進(jìn)行bug的修復(fù)和RTL的更改，然后在下班后的夜間運行，并在第二天早上上班第一時間看到新的結(jié)果，人可以休息，機器絕對不可休息。因此，在這個過程中自動化腳本顯得尤為重要。

項目執(zhí)行過程中，只要我們認(rèn)真執(zhí)行，并在最后得到正常運行的FPGA狀態(tài)，并且取得了進(jìn)展，那么長運行時間是可以接受的。最不能忍受的是一些工程師由于粗心的錯誤，使我們的結(jié)果變得無用時，運行時間又特別長，這就非常惱火。
如果整個系統(tǒng)運行時間很長，不允許這樣的迭代周期，那么建議采取一些步驟來取得更好的效果：

1. 添加更多高性能的工作站和FPGA相關(guān)軟件License：這允許更大的并行處理和運行時任務(wù)的平衡。

2. 更低的FPGA資源利用率：將設(shè)計重新劃分為更多的FPGA。分割可能需要一些時間，多的FPGA可能需要一些投資，但這是一項值得投資的投資。總運行時間可以根據(jù)設(shè)備的使用水平而變化很大，節(jié)省大量運行時間，從而更快的shift left。

3. 放松約束：在設(shè)計的不太關(guān)鍵的部分，可以降低時序目標(biāo)，以減少工具運行時間。布局布線運行時間不僅取決于利用率，其他因素可能會產(chǎn)生更大的影響，包括時序約束、全局時鐘數(shù)量以及驅(qū)動BRAM的時鐘數(shù)量?；旧?，布局布線任務(wù)越復(fù)雜，運行時間越長。

4. 使用增量編譯：一般而言，F(xiàn)PGA綜合布局布線都有內(nèi)置的增量編譯選項，執(zhí)行過程中一定選上這個option，通過不重新處理設(shè)計中未更改的部分來減少運行時間。

5. 使用快速流程：一些工具可以選擇關(guān)閉某些優(yōu)化步驟，但代價是降低結(jié)果質(zhì)量。

審核編輯：劉清