一、基本邏輯門(mén)電路

1、關(guān)于邏輯電路的幾個(gè)規(guī)定

①有關(guān)高電平，低電平的規(guī)定；

在邏輯電路中，電位的高低常用高電平，低電平來(lái)描述，單位也用“V”表示。實(shí)際的高電平和低電平都不是一個(gè)固定的數(shù)值，因此通常規(guī)定一個(gè)電平變化范圍，如果在此范圍內(nèi)，就判斷為1（或0）狀態(tài)。例如一個(gè)供電電源為+5V的電路，高電平可在35V之間波動(dòng)，低電平可在00.4之間撥動(dòng)。實(shí)際使用中，各集成邏輯門(mén)電路都規(guī)定了高電平的下限值和低電平的上限值。

②正邏輯與負(fù)邏輯

1表示高電平，0表示低電平，稱為正邏輯體系；1表示低電平，0表示高電平，稱為負(fù)邏輯體系，一般使用正邏輯體系。

2、與門(mén)電路

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：Y=A*B

⑤邏輯功能：有0出0，全1出1

3、或門(mén)電路

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：Y=A+B

⑤邏輯功能：有1出1，全0出0

4、非門(mén)電路

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：

⑤邏輯功能：有0出1，有1出0

二、組合邏輯門(mén)電路

1、與非門(mén)

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：Y=(A*B)\\

⑤邏輯功能：有0出1，全1出0

2、或非門(mén)

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：(AB+CD)\\

⑤邏輯功能：有1出0，全0出1

3、與或非門(mén)

①電路： ②邏輯符號(hào)：

③邏輯表達(dá)式：Y=(AB+CD)\\

④邏輯功能：輸入AB或CD一組全為1時(shí)，輸出為0，

輸入AB和CD各組至少有一個(gè)為0時(shí)，輸出才能為1。

4、異或門(mén)

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：Y=AB+AB=A⊕B

⑤邏輯功能：輸入不同出1，輸入相同出0。

⑥分立元件的電路設(shè)計(jì)

5、同或門(mén)

①電路： ②真值表： ③邏輯符號(hào)：

④邏輯表達(dá)式：Y=AB+AB=A⊙B

⑤邏輯功能：輸入相同出1，輸入不同出0

⑥分立元件的電路設(shè)計(jì)（仿異或門(mén)自行設(shè)計(jì)，并畫(huà)出電路圖）

6、三態(tài)門(mén)（輸出端狀態(tài)：高電平，低電平和高阻）

三態(tài)門(mén)輸出“與非”門(mén)又稱為三態(tài)電路，三態(tài)門(mén)。它與TTL“與非門(mén)”的不同之處是：它的輸出端除可以具有高電平和低電平兩種輸出狀態(tài)外，還能出現(xiàn)第三種輸出狀態(tài)——高阻輸出狀態(tài)。

如圖所示為一個(gè)三態(tài)門(mén)電路，

#當(dāng)EN=0，經(jīng)反相器后，E\\N=1，此時(shí)二極管V反偏，此時(shí)的狀態(tài)由AB本身決定（Y=A*B\\的工作原理可自行分析）。

#當(dāng)EN=1時(shí)，經(jīng)反相器后，E\\N=0，此時(shí)二極管V正向偏置，使三極管的V3基極降至低電平，導(dǎo)致V3、V4、V5都截止，輸出端Y呈現(xiàn)高阻狀態(tài)。

上述這種只用當(dāng)控制端為低電平時(shí)，電路才能處于工作狀態(tài)，稱為低有效三態(tài)門(mén)，若在上圖中的EN端再加一級(jí)非門(mén)，當(dāng)控制端EN為高電平時(shí)，電路處于工作狀態(tài)，稱為高有效三態(tài)門(mén)。

三態(tài)門(mén)常用于實(shí)現(xiàn)同一根線輪流傳送幾個(gè)不同的信號(hào)或數(shù)據(jù)，即構(gòu)成總線傳送。

7、OC門(mén)（集電極開(kāi)路與非門(mén)）

在電子計(jì)算機(jī)中廣泛使用“母線”結(jié)構(gòu)，即與非門(mén)輸出并聯(lián)使用，實(shí)踐證明普通與與非門(mén)是不允許的，為了滿足這一要求，制造廠生產(chǎn)出一種輸出晶體管的集電極開(kāi)路的與非門(mén)電路，簡(jiǎn)稱OC門(mén)電路，該電路使用時(shí)要外接負(fù)載電阻，其邏輯功能同一般的與非門(mén)，符號(hào)見(jiàn)右圖。

當(dāng)所有OC門(mén)的輸入端均為1時(shí)，則Y=0，當(dāng)某個(gè)OC門(mén)的輸入全為1時(shí)，而其他OC門(mén)輸入均有低電平時(shí)，由于其中一個(gè)OC門(mén)輸入均為1,則相應(yīng)OC門(mén)輸出導(dǎo)通，而其它OC門(mén)的輸出截止。所以輸出為低電平。只有當(dāng)各OC門(mén)輸入端均有低電平時(shí)，輸出端Y才為高電平。

三、邏輯門(mén)電路使用的幾個(gè)實(shí)際問(wèn)題

1、組合邏輯門(mén)電路功能特點(diǎn)；

在組合邏輯門(mén)電路中，任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定，輸入狀態(tài)小時(shí)，則相應(yīng)的輸出狀態(tài)立即隨之小時(shí)，電路沒(méi)有記憶能力。

2、數(shù)字集成電路按照內(nèi)部組成器件的種類可分為兩大類：

一類是普通三極管型數(shù)字集成電路，簡(jiǎn)稱TTL電路；另一類是場(chǎng)效應(yīng)管型數(shù)字集成電路，簡(jiǎn)稱CMOS電路。

3、數(shù)字集成電路的使用規(guī)則；

①TTL數(shù)字集成電路使用規(guī)則：

#電源供電+VCC：只允許在+5V±10%范圍內(nèi)，超過(guò)范圍會(huì)使邏輯功能混亂或損壞器件。

#電源濾波：TTL為高速器件，在狀態(tài)切換時(shí)會(huì)在公共走線上產(chǎn)生壓降引起噪聲干擾，可在電源端并聯(lián)一個(gè)100UF的電容作為高頻濾波。

#輸出端的連接：不允許輸出端直接接地或接+5V，除OC門(mén)和三態(tài)門(mén)，其他門(mén)電路不允許并聯(lián)使用，否則會(huì)英氣邏輯混亂或損壞器件。

#輸入端的連接：輸入端可以串接1只1~10K電阻與電源或直接與電源相連獲得高電平輸入。直接接地為低電平輸入。TTL門(mén)電路多余輸入端不能懸空，對(duì)于或門(mén)、或非門(mén)只能接地，對(duì)于與門(mén)、與非門(mén)只能接高電平或與其他輸入端并聯(lián)使用，增加電路可靠性。

②CMOS數(shù)字集成電路使用規(guī)則

#電源電壓+VDD：CMOS集成電路的電源電壓+VD范圍較寬，一般在+5V~+15V范圍內(nèi)均可正常工作，并允許波動(dòng)±10%，同時(shí)要求+VDD接電源正極，VSS接電源負(fù)極（接地）。

#輸入端的連接：輸入端信號(hào)VI應(yīng)為VSS≤VI≤VDD，超出范圍會(huì)損壞器件，多余的輸入端不允許懸空，應(yīng)按照邏輯要求接+VDD或VSS，工作速度不高時(shí)允許輸入端并聯(lián)使用。

#其他：測(cè)試CMOS電路時(shí)，應(yīng)先加+VDD，后加輸入信號(hào)，關(guān)機(jī)時(shí)應(yīng)先切斷輸入信號(hào)后斷開(kāi)電源+VDD，所有儀器外殼應(yīng)良好接地。