簡述Vivado中的Elaborate的作用
在Vivado的界面中，有個RTL ANALYSIS->Open Elaborated Design的選項，可能很多工程師都沒有使用過。因為大家基本都是從Run Synthesis開始的。
elaborate可以翻譯為“詳盡解析”，就是將RTL源代碼翻譯轉(zhuǎn)換成對應(yīng)的電路。
有同學(xué)會問，這不是Synthesis做的工作嗎？
我們可以來比較一下Elaborate和Synthesis后的Schematic就很直觀了：
Elaborated Design：
image-20221023165430449
Synthesisd Design：
image-20221023165346017
可以看出，Elaborated Design里面的電路是單純的對RTL源代碼的解析，到了Synthesisd Design，則可以看到Xilinx的具體的庫單元，比如LUT3、FDRE等，都是在Xilinx FPGA中真實(shí)存在的。
其實(shí)在綜合的log文件，看到Elaborate的存在，綜合的第一步就是先進(jìn)行Elaborate：
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
RTL
+關(guān)注
關(guān)注
1文章
395瀏覽量
62902 -
design
+關(guān)注
關(guān)注
0文章
165瀏覽量
48188 -
Vivado
+關(guān)注
關(guān)注
19文章
860瀏覽量
71425
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Tcl在Vivado中的基礎(chǔ)應(yīng)用
Xilinx的新一代設(shè)計套件Vivado相比上一代產(chǎn)品ISE，在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說，新的約束語言XDC以及腳本語言Tcl的引入則成為了快速掌握Vivado使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級到
Vivado設(shè)計套件有何作用
Vivado設(shè)計套件有何作用？Verilog HDL是什么？STM32按內(nèi)核架構(gòu)分為哪些？
發(fā)表于 10-11 07:22
Vivado 2017.1和Vivado 2016.4性能對比分析
?？傮w而言，Vivado 2017.1比Vivado2016.4給出了更好的效果。雖然在測試1中的結(jié)果有些相似，但是Vivado2017.1從測試2和3
Tcl在Vivado中的基礎(chǔ)應(yīng)用
Vivado使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級到Vivado的信心。本文介紹了Tcl在Vivado中的基礎(chǔ)應(yīng)用，希望起到拋磚引玉的
發(fā)表于 11-18 03:52
?5460次閱讀
Vivado使用誤區(qū)與進(jìn)階——在Vivado中實(shí)現(xiàn)ECO功能
關(guān)于Tcl在Vivado中的應(yīng)用文章從Tcl的基本語法和在Vivado中的應(yīng)用展開，介紹了如何擴(kuò)展甚至是定制FPGA設(shè)計實(shí)現(xiàn)流程后，引出了一個更細(xì)節(jié)的應(yīng)用場景：如何利用Tcl在已完成布
發(fā)表于 11-18 18:26
?5948次閱讀
如何在Vivado中應(yīng)用物理優(yōu)化獲得更好的設(shè)計性能
物理優(yōu)化是Vivado實(shí)現(xiàn)流程中更快時序收斂的重要組成部分。
了解如何在Vivado中應(yīng)用此功能以交換運(yùn)行時以獲得更好的設(shè)計性能。
Vivado 2014.1中的許可和激活概述
了解如何使用2014.1中引入的新激活許可為Vivado工具生成許可證。
另外，了解Vivado 2014.1中的許可更改如何影響您，以及如何在激活客戶端中使用新的
在Vitis中把Settings信息傳遞到底層的Vivado
本篇文章來自賽靈思高級工具產(chǎn)品應(yīng)用工程師 Hong Han. 本篇博文將繼續(xù)介紹在Vitis中把Settings信息傳遞到底層的Vivado. 對于Vivado實(shí)現(xiàn)階段策略的指定
Vivado中的Elaborate是做什么的？
在Vivado的界面中，有個RTL ANALYSIS->Open Elaborated Design的選項，可能很多工程師都沒有使用過。因為大家基本都是從Run Synthesis開始的。
Tcl在Vivado中的應(yīng)用
Xilinx的新一代設(shè)計套件Vivado相比上一代產(chǎn)品 ISE，在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對初學(xué)者來說，新的約束語言 XDC 以及腳本語言 Tcl 的引入則成為
在Vivado中實(shí)現(xiàn)ECO功能
關(guān)于 Tcl 在 Vivado中的應(yīng)用文章從 Tcl 的基本語法和在 Vivado 中的 應(yīng)用展開，繼上篇《用 Tcl 定制 Vivado
如何在Vivado中添加時序約束呢？
今天介紹一下，如何在Vivado中添加時序約束，Vivado添加約束的方法有3種：xdc文件、時序約束向?qū)В–onstraints Wizard）、時序約束編輯器（Edit Timing Constraints ）
Vivado時序約束中invert參數(shù)的作用和應(yīng)用場景
在Vivado的時序約束中，-invert是用于控制信號極性的特殊參數(shù)，應(yīng)用于時鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定信號的有效邊沿或邏輯極性。
評論