6

復位要求和復位電路

共有十四種類型的復位。這些復位在Arm Cortex-M4器件和Arm Cortex-M33器件之間略有不同。

表11. Arm Cortex-M4器件復位

表12. Arm Cortex-M33器件復位

6.1 引腳復位

當RES#引腳電平被拉低時，所有處理都將中止，MCU進入復位狀態(tài)。要在運行中復位MCU，應在指定的復位脈沖寬度內將RES#保持為低電平。有關時序要求的更詳細信息，請參見《硬件用戶手冊》中“電氣特性”一章的“復位時序”部分。另請參見本系列文章的第2節(jié)“仿真器支持”，了解與調試支持相關的復位電路的詳細信息。

無需在RES#線路上使用外部電容，因為POR電路在內部將其保持為低電平以實現(xiàn)良好的復位，并且需要最小的復位脈沖來啟動此過程。

6.2 上電復位

有兩種情況會產生上電復位 (POR)：

1

如果RES#引腳在接通電源后處于高電平狀態(tài)。

2

如果RES#引腳在V_CC低于V_POR時處于高電平狀態(tài)。

在V_CC超過上電復位電壓 (V_POR) 并經過上電復位時間 (t_POR) 之后，芯片將從上電復位狀態(tài)釋放。上電復位時間是允許外部電源和MCU達到穩(wěn)定狀態(tài)的時間。有關電壓大小和時序的詳細信息，請參見《硬件用戶手冊》中“電氣特性”一章的“POR和LVD特性”部分。

由于POR電路依賴于RES#與V_CC同時為高電平，因此請勿在復位引腳上放置電容。這將減慢RES#相對于V_CC的上升時間，從而妨礙POR電路正確識別上電條件。

當電源 (V_CC) 降至不超過V_POR時，如果RES#引腳為高電平，則會產生上電復位。在V_CC上升到V_POR以上并且經過t_POR之后，芯片將從上電狀態(tài)釋放。

上電復位后，RSTSR0中的PORF位置1。引腳復位后，PORF清零。

6.3 獨立看門狗定時器復位

這是由獨立看門狗定時器 (IWDT) 產生的內部復位。

當IWDT下溢時，可以選擇產生獨立看門狗定時器復位（可以改為產生NMI），并且RSTSR1中的IWDTRF位置1。短暫延遲（通常為320μs）后，將退出IWDT復位。

6.4 看門狗定時器復位

這是看門狗定時器 (WDT) 產生的內部復位。

當WDT下溢時，可以選擇產生看門狗定時器復位（可以改為產生NMI），并且RSTSR1中的WDTRF位置1。短暫延遲（通常為320μs）后，將退出WDT復位。