SC6301

低功耗超低噪聲時(shí)鐘抖動(dòng)消除器

SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，PLL2的14個(gè)時(shí)鐘輸出可配置去驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏輯設(shè)備。SYSREF可以使用直流和交流耦合來(lái)提供。不僅限于JESD204B應(yīng)用，14個(gè)輸出均可單獨(dú)配置為傳統(tǒng)高性能時(shí)鐘系統(tǒng)輸出。

SC6301具有高性能、低功耗、雙VCO、動(dòng)態(tài)數(shù)字延遲、信號(hào)丟失保持等特性。因此，SC6301是提供靈活的高性能時(shí)鐘樹(shù)的理想選擇。

新品簡(jiǎn)介

01

主要性能

支持JEDECJESD204B

超低RMS抖動(dòng)

76fs RMS Jitter (10kHz到20MHz)

-162dBc/Hz@245.76 MHz

PLL2可提供多達(dá)14路差分時(shí)鐘

最多7個(gè)SYSREF時(shí)鐘

時(shí)鐘最大輸出頻率3.1GHz

支持LVPECL, LVDS, HSDS, LCPECL等輸出接口

PLL1提供一個(gè)VCXO/Crystal緩沖輸出

支持LVPECL, LVDS, 2路LVCMOS等輸出接口

PLL1

3個(gè)備用的輸入時(shí)鐘

手動(dòng)切換模式

無(wú)中斷切換和LOS

集成低噪聲的晶體振蕩電路

具有輸入時(shí)鐘丟失的保持模式

PLL2

相位檢測(cè)速率：=<155MHz

2路集成低噪聲VCO

輸出支持1到32整數(shù)分頻，占空比50%

高精度數(shù)字延遲，可自適應(yīng)性

23ps步進(jìn)模擬延遲

模式：雙PLL, 單PLL, 時(shí)鐘分布

工作溫度：-40℃到85℃

工作電壓：3.15V到3.45V

QFN-64封裝

02

應(yīng)用場(chǎng)景

無(wú)線基礎(chǔ)設(shè)施

數(shù)據(jù)交換時(shí)鐘

網(wǎng)絡(luò), SONET/SDH, DSLAM

醫(yī)療/視頻

測(cè)量

03

功能框圖

審核編輯：劉清