目標(biāo)

本實(shí)驗(yàn)活動(dòng)的目標(biāo)是進(jìn)一步強(qiáng)化上一個(gè)實(shí)驗(yàn)活動(dòng)“使用CD4007陣列構(gòu)建CMOS邏輯功能”中探討的CMOS邏輯基本原理，并獲取更多使用復(fù)雜CMOS門級(jí)電路的經(jīng)驗(yàn)。具體而言，您將了解如何使用CMOS傳輸門和CMOS反相器來構(gòu)建傳輸門異或(XOR)和異或非邏輯功能。

背景知識(shí)

為了在本實(shí)驗(yàn)活動(dòng)中構(gòu)建邏輯功能，需要使用ADALP2000模擬部件套件中的CD4007 CMOS陣列和分立式NMOS和PMOS晶體管（ZVN2110A NMOS和ZVP2110A PMOS）。CD4007由3對(duì)互補(bǔ)MOSFET組成，如圖1所示。每對(duì)共用一個(gè)柵極（引腳6、3和10）。所有PMOSFET（正電源引腳14）以及NMOSFET（地引腳7）的襯底都共用。左邊一對(duì)，NMOS源極引腳連接到NMOS襯底（引腳7），PMOS源極引腳連接到PMOS襯底（引腳14）。另外兩對(duì)均為通用型。右邊一對(duì)，NMOS的漏極引腳連接到PMOS的漏極引腳，即引腳12。

圖1.CD4007功能框圖。

CD4007是一款多功能IC。例如，單個(gè)CD4007可用于構(gòu)建三個(gè)反相器、一個(gè)反相器加上兩個(gè)傳輸門或其他復(fù)雜的邏輯功能，如NAND和NOR門。反相器和傳輸門尤其適合構(gòu)建傳輸門XOR和XNOR邏輯功能。XOR和XNOR邏輯門的示意圖符號(hào)如圖2所示。

圖2.XOR和XNOR示意圖符號(hào)。

靜電放電

CD4007與許多CMOS集成電路一樣，很容易被靜電放電損壞。CD4007包括二極管，可防止其受靜電放電的影響，但如果操作不當(dāng)仍可能會(huì)損壞。使用對(duì)靜電敏感的電子產(chǎn)品時(shí)，通常會(huì)使用防靜電墊和腕帶。然而，在家里（正規(guī)的實(shí)驗(yàn)環(huán)境之外）工作時(shí)，可能沒有這些物品。避免靜電放電的一種低成本方法是在接觸IC之前先使自己接地。在操作CD4007之前，使積聚的靜電放電將有助于確保在實(shí)驗(yàn)過程中不會(huì)損壞芯片。

材料

?ADALM2000主動(dòng)學(xué)習(xí)模塊

?無焊試驗(yàn)板

?1個(gè)CD4007（CMOS陣列）

?2個(gè)ZVN2110A NMOS晶體管

?2個(gè)ZVP2110A PMOS晶體管

說明

現(xiàn)在我們將使用單刀雙擲(SPDT)傳輸門開關(guān)和兩個(gè)CMOS反相器來構(gòu)建XOR門（和XNOR），如圖3所示。兩個(gè)傳輸門協(xié)同工作以實(shí)現(xiàn)選擇器操作。根據(jù)A輸入的狀態(tài)，輸入B或輸入B的反相會(huì)通過節(jié)點(diǎn)C (XOR)輸出。另外兩個(gè)反相器M9和M10使C反相以產(chǎn)生CBAR (XNOR)輸出。

在無焊試驗(yàn)板上構(gòu)建圖3所示的XOR/XNOR電路。器件M1至M6采用CD4007 CMOS陣列，兩個(gè)反相器級(jí)（反相器級(jí)M7和M8，以及M9和M10）分別使用ZVN2110A NMOS和ZVP2110A PMOS。電路使用ADALM2000的固定5 V電源供電。

電路中有兩個(gè)邏輯輸入A和B。同相XOR輸出位于節(jié)點(diǎn)C，而該輸出的反相位于節(jié)點(diǎn)CBAR以形成XNOR函數(shù)。

圖3.XOR和XNOR門。

硬件設(shè)置

在實(shí)驗(yàn)最初，將兩個(gè)AWG輸出配置直流源。根據(jù)需要，示波器通道將用于監(jiān)控電路的輸入和輸出。固定+5 V電源用于為電路供電。在此實(shí)驗(yàn)中，應(yīng)禁用固定–5 V電源。

圖4.XOR和XNOR門試驗(yàn)板電路。

程序步驟

將AWG1連接引腳6，作為A輸入端。將AWG2連接引腳1和9，作為B輸入端。示波器通道1連接引腳2、5和12，作為C輸出端。示波器通道2連接M9和M10的漏極引腳，作為CBAR輸出端。確保打開固定5 V電源。

首先，打開AWG控制界面并將AWG1設(shè)置為0 V直流電壓，對(duì)A施加邏輯低電平。將AWG2設(shè)置為0 V直流電壓，對(duì)B輸入段施加邏輯低電平。

圖5.COUT和CBAR輸出。

觀察示波器通道1上柵極的輸出C。示波器界面上應(yīng)顯示穩(wěn)定的直流電壓。

現(xiàn)在將兩個(gè)AWG通道均配置為具有5 V幅度峰峰值和2.5 V偏移（0 V至5 V擺幅）的方波。將AWG1設(shè)置為1 kHz頻率，將AWG2設(shè)置為2 kHz頻率或AWG1頻率的兩倍。確保將AWG設(shè)置為同步運(yùn)行。

觀察示波器界面上A和B輸入信號(hào)相應(yīng)的C輸出和CBAR輸出。

接著，將AWG2設(shè)置為與AWG1相同的1 kHz頻率，但將AWG2的相位設(shè)置為90°。觀察示波器界面上A和B輸入信號(hào)相應(yīng)的C輸出和CBAR輸出。

XOR門用作鑒相器

鑒相器或相位比較器是一種邏輯電路，用于產(chǎn)生代表兩個(gè)邏輯信號(hào)輸入之間相位差的模擬輸出電壓信號(hào)。它是鎖相環(huán)(PLL)的中心元件。檢測(cè)信號(hào)之間的相位關(guān)系是許多系統(tǒng)中的重要功能模塊，如電機(jī)控制、雷達(dá)、電信、解調(diào)器和伺服機(jī)構(gòu)。

方波信號(hào)的鑒相器可由XOR邏輯門組成。當(dāng)比較的兩個(gè)信號(hào)完全同相時(shí)，即相位差為0°，XOR門將輸出恒定的零電平。例如，當(dāng)兩個(gè)信號(hào)的相位相差10°時(shí)，在10/180或1/18周期（兩個(gè)信號(hào)值不同的極小部分周期）中，XOR門將輸出高電平。當(dāng)信號(hào)相位相差180°時(shí)，即一個(gè)信號(hào)為高電平而另一個(gè)為低電平，反之亦然，此時(shí)XOR門的輸出在每個(gè)周期內(nèi)都會(huì)保持高電平。

當(dāng)XOR門鑒相器用于PLL系統(tǒng)時(shí)，它通常鎖定在相位檢測(cè)范圍中間的90°相位差附近。在90°時(shí)，XOR具有50%占空比的方波輸出，輸出頻率是輸入頻率的兩倍。方波占空比根據(jù)兩個(gè)輸入信號(hào)的相位差發(fā)生變化。XOR門的輸出通過低通濾波器產(chǎn)生的模擬電壓與兩個(gè)信號(hào)之間的相位差成正比。它需要對(duì)稱的方波輸入。如果一個(gè)輸入的占空比與另一個(gè)輸入的占空比略有不同，則低通濾波輸出將會(huì)偏移90°相位差時(shí)的理想中間范圍。

說明

將圖6所示的RC低通濾波器添加到XOR試驗(yàn)板電路中。將示波器通道1連接到RC濾波器輸出。

圖6.XOR門鑒相器。

硬件設(shè)置

將兩個(gè)AWG通道均配置為具有5 V幅度峰峰值和2.5 V偏移（0 V至5 V擺幅）的方波。將AWG1和AWG2的頻率都設(shè)置為1 kHz。同時(shí)確保從AWG1和AWG2的相位都設(shè)置為0°開始。確保將AWG設(shè)置為同步運(yùn)行。

圖7.XOR門鑒相器試驗(yàn)板電路。

程序步驟

將示波器通道1連接到C1的RC濾波器輸出，觀察鑒相器的濾波(DC)輸出。將示波器通道2連接到XOR門的輸出C，觀察邏輯門輸出的脈沖寬度。

圖8為Scopy波形圖示例。

圖8.XOR門鑒相器采樣輸出。

替代元件選擇

使用四個(gè)獨(dú)立NMOS和PMOS晶體管（ZVN2110A和ZVP2110A）構(gòu)建的反相器對(duì)也可以由第二個(gè)CD4007 IC構(gòu)成，或者可以是采用六路反相器IC的CMOS反相器，如74HC04或CD4049。CD4066四通道SPST開關(guān)也可以作為采用CD4007構(gòu)建的開關(guān)的替代器件。

問題

1.對(duì)于圖3中的電路，將AWG1和AWG2設(shè)置為邏輯高電平(5 V)和低電平(0 V)值，并填入以下表格。

表1.每組輸入（A和B）的輸出值