日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR電路的疊層與阻抗設(shè)計

華秋DFM ? 來源:華秋DFM ? 作者:華秋DFM ? 2023-08-21 17:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

8層通孔板1.6mm厚度疊層與阻抗設(shè)計

在8層通孔板疊層設(shè)計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。

建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅厚度建議全部采用1oZ,厚度為1.6mm。

板厚推薦疊層如下圖(上)所示(8層通孔1.6mm厚度推薦疊層),阻抗線寬線距如下圖(下)所示(8層通孔1.6mm厚度各阻抗線寬線距)。

79203da0-4003-11ee-852b-dac502259ad0.png7938c2c6-4003-11ee-852b-dac502259ad0.png

10層1階HDI板1.6mm厚度疊層與阻抗設(shè)計

在10層1階板疊層設(shè)計中,頂層信號L1的參考平面為L2,底層信號L10的參考平面為L9。

建議層疊為TOP-Signal/Gnd-Gnd/Power-Signal-Gnd/Power-Gnd/Power-Gnd/Power-Signal-Gnd-Bottom,其中L1,L2,L9,L10,建議采用1oZ,其它內(nèi)層采用HoZ。

板厚推薦疊層如下圖(上)所示(10層1階HDI板疊層設(shè)計),阻抗線寬線距如下圖(下)所示(10層1階HDI板阻抗設(shè)計)。

794dcb8a-4003-11ee-852b-dac502259ad0.png7969547c-4003-11ee-852b-dac502259ad0.png

10層2階HDI板1.6mm厚度疊層與阻抗設(shè)計

在10層2階板疊層設(shè)計中,頂層信號L1的參考平面為L2,底層信號L10的參考平面為L9。

建議層疊為TOP-Gnd-Signal-Gnd-Power-Signal/Pow -Gnd-Signal-Gnd-Bottom,其中L1,L2,L3,L8,L9,L10,建議采用1oZ,其它內(nèi)層采用HoZ。

板厚推薦疊層如下圖(上)所示(10層2階HDI板疊層設(shè)計),阻抗線寬線距如下圖(中、下)所示(10層2階HDI板單端、差分阻抗設(shè)計圖)。

7986e352-4003-11ee-852b-dac502259ad0.png79a36112-4003-11ee-852b-dac502259ad0.png79b4266e-4003-11ee-852b-dac502259ad0.png

DDR電路阻抗線與阻抗要求

所有通道數(shù)據(jù)DQ、DM單端信號阻抗40歐姆,如果疊層無法滿足40歐目標阻抗,至少保證阻抗?jié)M足45ohm±10%,40歐目標阻抗信號余量會更大,45歐目標阻抗信號余量會更小,如下圖是CH0與CH1通道數(shù)據(jù)DQ、DM阻抗線。

79c45a8e-4003-11ee-852b-dac502259ad0.png

所有通道地址、控制單端信號阻抗40歐姆,如下圖是CH0與CH1通道地址、控制阻抗線。

79dafa5a-4003-11ee-852b-dac502259ad0.png

CKE單端信號阻抗50歐姆,如下圖是CH0與CH1通道CKE阻抗線。

7a027e0e-4003-11ee-852b-dac502259ad0.png

所有通道數(shù)據(jù)鎖存信號DQS與時鐘差分信號阻抗80歐姆,如果疊層無法滿足80歐目標阻抗,至少保證阻抗?jié)M足90ohm±10%,如下圖是CH0與CH1通道DQS與CLK差分阻抗線。

7a1e88a6-4003-11ee-852b-dac502259ad0.png

阻抗的知識點非常多,相信大家也竟然為此困擾,這里推薦一款可以一鍵智能計算阻抗自動疊層的工具:華秋DFM軟件,使用其阻抗計算功能,可以高效輕松反算和計算所需阻抗和線寬線距等。

華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發(fā)了19大項,52細項檢查規(guī)則,PCBA組裝的分析功能,開發(fā)了10大項,234細項檢查規(guī)則。

基本可涵蓋所有可能發(fā)生的制造性問題,能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種場景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。

7a3dab64-4003-11ee-852b-dac502259ad0.jpg

華秋DFM軟件下載地址(復制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip

專屬福利

上方鏈接下載還可享多層板首單立減50元

每月1次4層板免費打樣

并領(lǐng)取多張無門檻元器件+打板+貼片”優(yōu)惠券


審核編輯 黃宇


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電路
    +關(guān)注

    關(guān)注

    173

    文章

    6088

    瀏覽量

    178927
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    994

    瀏覽量

    49524
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    762

    瀏覽量

    69583
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    30

    瀏覽量

    10332
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    淺談PCB設(shè)計原則及阻抗設(shè)計

    由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB結(jié)構(gòu)必須能實現(xiàn)板上的所有阻抗需求,包括內(nèi)層和外層、單端和差分線等。
    發(fā)表于 07-18 09:22 ?2326次閱讀
    淺談PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計原則及<b class='flag-5'>阻抗</b>設(shè)計

    DDR電路阻抗設(shè)計

    采用1oZ,其它內(nèi)層采用HoZ。 板厚推薦如下圖(上)所示(102階HDI板設(shè)計),阻抗
    發(fā)表于 12-25 13:46

    DDR電路阻抗設(shè)計!

    采用1oZ,其它內(nèi)層采用HoZ。 板厚推薦如下圖(上)所示(102階HDI板設(shè)計),阻抗
    發(fā)表于 12-25 13:48

    PCB設(shè)計

    了信號線的特征阻抗,也可有效地減少串擾。所以,對于某些高端的高速電路設(shè)計,已經(jīng)明確規(guī)定一定要使用6(或以上的)的方案,如Intel對P
    發(fā)表于 05-17 22:04

    PCB設(shè)計及阻抗計算

    PCB設(shè)計及阻抗計算
    發(fā)表于 06-02 17:13

    PCB設(shè)計及阻抗計算

    PCB設(shè)計及阻抗計算
    發(fā)表于 09-28 15:13

    PCB設(shè)計及阻抗計算

    本帖最后由 lee_st 于 2017-10-31 08:48 編輯 PCB設(shè)計及阻抗計算
    發(fā)表于 10-21 20:44

    PCB設(shè)計中阻抗時需注意哪些事項?

    PCB設(shè)計中阻抗時需注意哪些事項?
    發(fā)表于 05-16 11:06

    PCB阻抗控制和設(shè)計

    電路板設(shè)計的一個重要指標,特別是在高頻電 路的PCB設(shè)計中,必須考慮導線的特性阻抗和器件或信號所要求的特性阻抗是否一致,是否匹配。這就涉及到兩個概念:阻抗控制與
    發(fā)表于 05-30 07:18

    【珍藏版】PCB阻抗設(shè)計與方案

    【珍藏版】PCB阻抗設(shè)計與方案,感興趣的小伙伴們可以看看。
    發(fā)表于 07-26 11:11 ?0次下載

    總結(jié)了PCB設(shè)計阻抗的4大注意事項 幫助提高計算效率

    在高速PCB設(shè)計流程里,設(shè)計和阻抗計算是登頂?shù)牡谝惶荨O旅嫖覀兛偨Y(jié)了一些設(shè)計阻抗是的注
    的頭像 發(fā)表于 01-22 14:00 ?6728次閱讀
    總結(jié)了PCB設(shè)計<b class='flag-5'>疊</b><b class='flag-5'>層</b>算<b class='flag-5'>阻抗</b>的4大注意事項 幫助提高計算效率

    一文輕松搞定PCB阻抗設(shè)計

    決于選擇的PCB結(jié)構(gòu)。 由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB結(jié)構(gòu)必須能實現(xiàn)板上的所有阻抗需求
    的頭像 發(fā)表于 07-19 07:45 ?2128次閱讀

    【華秋干貨鋪】一文輕松搞定PCB阻抗設(shè)計

    決于選擇的PCB結(jié)構(gòu)。 由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB結(jié)構(gòu)必須能實現(xiàn)板上的所有阻抗需求
    的頭像 發(fā)表于 07-27 18:15 ?1545次閱讀
    【華秋干貨鋪】一文輕松搞定PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>和<b class='flag-5'>阻抗</b>設(shè)計

    RK3588 PCB推薦阻抗設(shè)計

    決于選擇的PCB結(jié)構(gòu)。由于最小線寬和最小線距是取決于PCB類型以及成本要求,受此限制,選擇的PCB結(jié)構(gòu)必須能實現(xiàn)板上的所有阻抗需求,
    的頭像 發(fā)表于 08-01 07:45 ?4298次閱讀
    RK3588 PCB推薦<b class='flag-5'>疊</b><b class='flag-5'>層</b>及<b class='flag-5'>阻抗</b>設(shè)計

    PCB結(jié)構(gòu)設(shè)計詳解

    隨著高速電路的不斷涌現(xiàn),PCB板的復雜度也越來越高,為了避免電氣因素的干擾,信號和電源必須分離,所以就牽涉到多層PCB的設(shè)計,即結(jié)構(gòu)
    發(fā)表于 09-30 12:03 ?116次下載
    沁源县| 五大连池市| 扶绥县| 剑河县| 社会| 武汉市| 攀枝花市| 林口县| 工布江达县| 安国市| 奉节县| 南开区| 惠东县| 凤翔县| 泰安市| 万宁市| 新余市| 子长县| 彩票| 家居| 湖州市| 南昌县| 威信县| 申扎县| 合川市| 浦县| 平顶山市| 四川省| 婺源县| 榕江县| 夏邑县| 上蔡县| 宁波市| 九龙城区| 三原县| 旺苍县| 东乌珠穆沁旗| 云龙县| 平顺县| 郯城县| 五华县|