EDA程序設計—計時器設計

實訓題目：計時器的設計

1 系統(tǒng)設計

1.1設計要求

1.1.1 設計任務

設計并制作一臺計時器。

1.1.2 性能指標要求

① 用EDA實訓儀的I/O設備和PLD芯片實現(xiàn)計時器的設計。

② 計時器能夠顯示時、分和秒。

③ 用EDA實訓儀上的8只八段數(shù)碼管顯示時、分和秒（如00123625）。

④ 計時器具有復位和校準時、分、秒的按鈕。

1.2 設計思路及設計框圖

1.2.1設計思路

使用兩個六十進制計數(shù)器和一個二十四進制計數(shù)器,設計出了一個24小時計時器系統(tǒng)。

輸入CLK為1Hz（1s）的時鐘，經(jīng)過60分頻后產(chǎn)生1分鐘時鐘信號，再經(jīng)過60分頻后產(chǎn)生1小時的時鐘信號，最后進行24分屏得到1天的脈沖送cout輸出。

將兩個60分頻和一個24分頻的輸出送8段數(shù)碼管，得到24小時的計時顯示。

1.2.2總體設計框圖

CLK是1Hz時鐘輸入端。clrn復位輸入端,低電平有效。jm,jf,js分別是秒，分，時的時輸入端，下降沿有效。分別是秒分時的計時輸出端。cout是脈沖輸出端。

各個模塊程序的設計

調(diào)試過程

在電腦上設計好的工程，進行編譯，編譯成功后進行仿真，仿真成功后生成元件并加入到bdf中,找出相應的輸入輸出并與模塊連接好，置頂并編譯，提前鎖好相應的管腳。在實驗室使用Quartus 軟件調(diào)試，在軟件中open project打開設計好的工程，還需要對bdf進行一次置頂編譯下載到實驗箱。

找到鎖好的管腳的撥碼開關或按鍵。撥動相應的撥碼開關實現(xiàn)計時器的復位功能，按動jm,jf,js所鎖的按鍵可實現(xiàn)時、分、秒校準。實訓過程中也會出現(xiàn)一些錯誤，如無法實現(xiàn)23計數(shù)歸0，后發(fā)現(xiàn)是因為程序問題，修改后調(diào)試成功。

4 功能測試

4.1 測試儀器與設備計算機。 EDA實驗箱。

4.2 性能指標測試

能按實驗要求實現(xiàn)8只八段數(shù)碼管顯示(例如00235959)并具有復位和校準時、分、秒和23時亮燈警告。