logic-2---緩沖器和收發(fā)器

引言：在異步邏輯器件中，信號不與時鐘信號同步，或者說該信號壓根就沒有對位的時鐘信號。本節(jié)簡述基本的異步邏輯--->1位拓?fù)浜投辔煌負(fù)涞木彌_器、反相器、驅(qū)動器和收發(fā)器。

1.反相器

反相器實(shí)質(zhì)就是一個非門，單反相器就是一個單非門，正邏輯中執(zhí)行布爾函數(shù)
Y=A。如圖2-1右所示是CMOS結(jié)構(gòu)的非門，芯片里面的最原始的構(gòu)成就是如此。

圖2-1：CMOS結(jié)構(gòu)的非門

圖2-2：非門圖例

圖2-3：反相器輸入輸出波形

對于反相器的關(guān)鍵參數(shù)，一個是時延，即輸入和輸出之間的延遲，一個是上升/下降時間，這兩個體現(xiàn)出反相器的性能

2.緩沖器(驅(qū)動器)

圖2-4：緩沖器圖例

如圖2-4是緩沖器的圖例，注意這里是緩沖而不是緩存Buffer，緩沖器在結(jié)構(gòu)上是由兩個及以上反相器組成，如圖2-5是偶數(shù)的同相緩沖器示例，圖2-6是奇數(shù)反相緩沖器示例，圖2-7是帶控制的單通道同相緩沖器。

圖2-5：同相緩沖器

圖2-6：反相緩沖器

圖2-7：帶控制單通道同相緩沖器

從圖2-1的結(jié)構(gòu)可以看出緩沖器將開關(guān)變化映射到VDD的切換，所以緩沖器可以用于刷新微弱的數(shù)字信號，這些信號通常是由連接到相當(dāng)大的電容性負(fù)載或許多并聯(lián)輸入端的低強(qiáng)度驅(qū)動輸出產(chǎn)生的。緩沖器的輸出能重建一個適當(dāng)形狀的數(shù)字波形并改善信號完整性，提供同相和反相兩種功能，圖2-8顯示緩沖器的刷新效果。

圖2-8：同相緩沖器改善波形

3.收發(fā)器

如 圖2-9
，收發(fā)器是一個雙向緩沖器，用于從數(shù)據(jù)總線接收和/或向數(shù)據(jù)總線發(fā)送數(shù)據(jù)，使用方向控制引腳選擇數(shù)據(jù)流的方向。數(shù)字信號的本質(zhì)就是0和1，電氣層面就是高低電平不斷切換，芯片接收端接收到信號后傳遞給ADC或者電平比較器作閾值判斷以此來識別接收的信號是0還是1。

獨(dú)立的收發(fā)器元器件，從其緩沖器構(gòu)成來看，也是做一個信號中繼和增強(qiáng)，重建一個適當(dāng)形狀的數(shù)字波形并改善信號完整性。

圖2-9：收發(fā)器結(jié)構(gòu)

簡單的收發(fā)器由兩個緩沖器和方向控制電路組成，其他類型的收發(fā)器還包括鎖存器或寄存器，可以存儲輸入值并在需要時將其釋放到輸出端。收發(fā)器具有多種拓?fù)?，例如與總線連接要求有關(guān)的1、2、4、8、16或18位版本，收發(fā)器可提供多種相關(guān)功能：

1：開漏輸出

2：輸入總線保持功能可在輸入端未獲有效驅(qū)動時保持輸入值

3：施密特觸發(fā)器和施密特動作輸入提供輸入遲滯