在人工智能（AI）、機器學(xué)習(xí)（ML）和數(shù)據(jù)挖掘的狂潮中，我們對數(shù)據(jù)處理的渴求呈現(xiàn)出前所未有的指數(shù)級增長。面對這種前景，內(nèi)存帶寬成了數(shù)字時代的關(guān)鍵“動脈”。其中，以雙倍數(shù)據(jù)傳輸速率和更高的帶寬而聞名的 DDR（Double Data Rate）技術(shù)作為動態(tài)隨機存取存儲器（DRAM）的重要演進，極大地推動了計算機性能的提升。從 2000年第一代 DDR 技術(shù)誕生，到 2020年 DDR5，每一代 DDR 技術(shù)在帶寬、性能和功耗等各個方面都實現(xiàn)了顯著的進步。

如今，無論是 PC、筆電還是人工智能，各行業(yè)正在加速向DDR5新紀(jì)元邁進。今年，生成式 AI 市場蓬勃發(fā)展，用于大型模型應(yīng)用的 AI 服務(wù)器大力推動了對 DDR5 的需求。隨著內(nèi)存市場需求的回暖，內(nèi)存芯片供應(yīng)商們已著手在今年第 4 季度全面拉高 DDR5 產(chǎn)能，逐步取代現(xiàn)今的DDR4。

DDR5 的新時代已經(jīng)來臨，然而，一些挑戰(zhàn)也阻礙了產(chǎn)業(yè)的進一步發(fā)展。

DDR5時代

超高速性能背后的設(shè)計挑戰(zhàn)

2020年 7 月，DDR5 內(nèi)存技術(shù)標(biāo)準(zhǔn)正式發(fā)布，標(biāo)志著內(nèi)存技術(shù)開啟了新的篇章。DDR5 以更高的帶寬和性能吸引了廣泛的關(guān)注。與之前的 DDR4 相比，DDR5 的最大優(yōu)勢在于它顯著降低了功耗，同時將帶寬提升了一倍。具體來看，DDR5 當(dāng)前發(fā)布協(xié)議的最高速率已達 6.4Gbps，其時鐘頻率也從 1.6GHz 增加到了 3.2GHz。

當(dāng)我們深入探究 DDR5 的更多細(xì)節(jié)時，我們也發(fā)現(xiàn)這一新技術(shù)帶來了一些額外的技術(shù)挑戰(zhàn)。例如，DDR5 的電源電壓相較于 DDR4 的 1.2V 降低了 0.1V，達到了 1.1V，雖然較低的電源電壓降低了功耗并延長了電池壽命，但同時也帶來了一些技術(shù)挑戰(zhàn)，比如更容易受到噪聲的干擾，這使得信號完整性變得更具挑戰(zhàn)性，因為信號開關(guān)時電壓之間的噪聲余量更少，并可能會因此影響到設(shè)計。

DDR5 的另一個重大變化是，與 DDR4 的電源管理芯片（PMIC）集成在主板上的方式不同，DDR5 將電源管理 IC（PMIC）從主板上轉(zhuǎn)移到了雙列直插式內(nèi)存模塊（DIMM）上。這使得電源管理、電壓調(diào)節(jié)和上電順序在物理上更接近模塊上的存儲器件，這也有助于確保電源完整性（PI），并增強對 PMIC 運行方式的控制。

此外，在數(shù)據(jù)位總數(shù)保持不變的情況下，DIMM 的通道數(shù)從 1 個通道增加到 2 個通道也是一個重要的進步，通過將數(shù)據(jù)分成兩個較窄的通道傳輸，可以更有效地生成和分配時鐘信號，從而來改善信號完整性。

顯然，DDR5 標(biāo)準(zhǔn)的開發(fā)也考慮到了信號完整性問題，將PMIC轉(zhuǎn)移到模塊中也會發(fā)揮相應(yīng)的優(yōu)勢。然而，設(shè)計人員仍然需要考慮兼顧電源影響的信號完整性的整體效應(yīng)。如上文所述，DDR5 具有高達 6.4Gbps 的數(shù)據(jù)速率和 3.2GHz 系統(tǒng)時鐘頻率，電源噪聲在這種高速操作中可能會引發(fā)更明顯的問題，對系統(tǒng)性能和穩(wěn)定性造成影響。如果分別進行電源完整性和信號完整性分析，就可能會遺漏電源噪聲引起的問題。

因此，要想充分發(fā)揮 DDR5的性能，必須在系統(tǒng)的所有關(guān)鍵點包括芯片、封裝和 PCB進行兼顧電源影響的信號完整性分析。但是，進行這種層面的分析是一項復(fù)雜的任務(wù)，它對底層計算平臺如用于仿真分析的硬件、軟件工具都有很高的要求，也會使得總體的設(shè)計時間變得更長，增加了設(shè)計的難度和復(fù)雜性。

充分釋放 DDR5的潛力

Cadence的妙計

早在 2005 年，"兼顧電源影響"這一概念首次亮相，它是一種能夠同時分析信號與電源噪聲的先進信號完整性仿真方法（圖 1）。兼顧電源影響的信號完整性解決方案必須考慮反射、串?dāng)_、時序和其他效應(yīng)，并配備相應(yīng)的仿真和規(guī)則檢查技術(shù)。值得注意的是，要想有效地實施兼顧電源影響的信號完整性仿真，需要在規(guī)則檢查和布線后的分析階段進行，因為平面和信號的相互作用/耦合發(fā)生在布線完成之后。

因此，一個完整的兼顧電源影響的解決方案往往需要提供：

一套針對信號衰減和電源對信號的影響的快速檢查方案

能夠模擬大型電路的時域仿真器（多個信號網(wǎng)絡(luò)和電源網(wǎng)絡(luò)的結(jié)果）

電源網(wǎng)絡(luò)和信號網(wǎng)絡(luò)的建模

高級輸入/輸出（I/O）緩沖器建模

圖 1：兼顧電源影響的信號完整性仿真結(jié)果

盡管市場上的許多工具都支持基本的兼顧電源影響的 I/O 建模標(biāo)準(zhǔn)，不過，隨著內(nèi)存接口技術(shù)的不斷發(fā)展，市場對信號完整性工具的要求也日益嚴(yán)格，能實現(xiàn)在芯片、封裝和 PCB 上的耦合信號、電源和接地信號的準(zhǔn)確提取的工具卻是鳳毛麟角。

在這方面，作為電子設(shè)計自動化（EDA）仿真領(lǐng)域的領(lǐng)軍企業(yè)，Cadence 推出的 Sigrity X 技術(shù)則是針對 DDR4 和 DDR5 提供了真正的兼顧電源影響的信號完整性分析。

Sigrity X 技術(shù)不僅實現(xiàn)了芯片、封裝和 PCB 上的耦合信號、電源和接地信號的精確提取，還能同時針對反射、損耗、串?dāng)_和同步開關(guān)輸出（SSO）效應(yīng)進行高效仿真。采用 Sigrity 技術(shù)的設(shè)計人員能迅速將晶體管級模型轉(zhuǎn)換為考慮電源影響的行為級 IBIS 模型，從而在幾個小時之內(nèi)就能提供精準(zhǔn)、高效且全面考慮電源影響的仿真，大大縮短了原本需要數(shù)天的設(shè)計周期。（圖 2）

圖 2：用于 PCB 和 IC 封裝的 Cadence 信號完整性

和電源完整性工具

Sigrity X 技術(shù)簡化了工作流程，提供設(shè)計同步快速仿真和用于最終驗證的簽核級準(zhǔn)確度。信號、功率和熱問題可以在每個設(shè)計階段予以解決，從而降低了設(shè)計和分析團隊間的迭代次數(shù)。設(shè)計人員可以在設(shè)計畫布內(nèi)運行簽核級引擎來進行高精度的仿真，從而提供高質(zhì)量的設(shè)計，供分析團隊進行驗證。之后，分析團隊利用 Sigrity 大規(guī)模并行仿真引擎進行全系統(tǒng)仿真，確保整個“芯片-封裝-PCB-外殼”符合設(shè)計規(guī)范，并為簽核做好準(zhǔn)備。

這些優(yōu)勢使得 Sigrity X 成為 DDR5 內(nèi)存和 112G 接口的最佳解決方案。其黃金標(biāo)準(zhǔn)的互連建模，結(jié)合了串行器/解串器（SerDes）分析和支持 IBIS 算法建模接口（AMI）的時域仿真（電路和通道仿真），賦予 Cadence 獨一無二的優(yōu)勢，從而能提取和接口合規(guī)性簽核提供完整的解決方案。

進一步的，Sigrity XtractIM 和 Clarity 3D Solver 技術(shù)可以配合使用，這讓工程師們能夠針對各種類型的封裝創(chuàng)建出包含耦合信號、電源和接地互連模型的完整封裝模型，有效彌補了封裝設(shè)計和封裝表征之間的差距。

此外，Sigrity SystemSI 技術(shù)支持快速連接兼顧電源影響的 IBIS 模型和兼顧電源影響的互連模型，設(shè)計人員通過這一技術(shù)，可以迅速確定出最壞的情況，與 JEDEC 標(biāo)準(zhǔn)進行比對，確保 DDR4/DDR5 接口（包括比特誤碼率要求）符合所有相關(guān)規(guī)范。

圖 3 是 Cadence 兼顧電源影響的檢查和仿真流程，這與傳統(tǒng)的約束驅(qū)動的設(shè)計流程（圖 4）形成了鮮明對比。傳統(tǒng)的約束驅(qū)動的設(shè)計流程主要包含四個部分：預(yù)布局布線、約束形成、規(guī)則檢查和布線后驗證。

圖 3：Cadence 兼顧電源影響的約束驅(qū)動的流程

VS

圖 4：傳統(tǒng)的約束驅(qū)動的設(shè)計流程示例

當(dāng)前的眾多現(xiàn)行仿真技術(shù)中，信號分析和電源分布網(wǎng)絡(luò)（PDN）之間常常存在脫節(jié)，也會存在一些其他缺點。通常情況下，根據(jù)SPICE 模型的復(fù)雜性不同，有時會使用時域仿真來生成準(zhǔn)確的電阻/電感/電容（RLC）模型，而有時則會假設(shè)一個理想的接地平面。由此得出的時域模型是基于仿真提取的簡單頻率響應(yīng)，雖然較為便捷，但是在準(zhǔn)確性方面略有不足，而對于更高的頻率，工程師會使用通過混合求解器創(chuàng)建的 S 參數(shù)。

其實還有一種高效的方法是利用有限差分時域（FDTD）方法與混合求解器相結(jié)合，從而將覆蓋范圍擴大到信號、電源和接地線。

這一方法的成功實踐案例是 Cadence 的Sigrity SPEED2000 引擎工具，它集成和整合了若干個求解器的輸出，以此解決電路布線以及傳輸線和電磁場問題，能更好地展示數(shù)據(jù)和電源/接地平面之間在不同時間的相互作用。并使用 FDTD 方法來分析 IC 封裝和 PCB 的布局。為電路設(shè)計的進一步優(yōu)化提供了重要的參考依據(jù)。

當(dāng)進入到最終的簽核階段，工程師通常傾向于使用 3D 全波建模方法以獲得更高的準(zhǔn)確度。但這會消耗更多的計算資源并且增加仿真的時間。為了緩解這個問題，可以采用分割和并行化技術(shù)。在這方面，通過使用Clarity 3D Solver進行基于有限元分析（FEM）分析，然后再結(jié)合 Sigrity XtractIM 技術(shù)，最終，各個分析結(jié)果被重新組合，形成一個基于頻率響應(yīng)的 S 參數(shù)模型，從而實現(xiàn)對整個系統(tǒng)或設(shè)計的深入和精確分析。

總結(jié)

科技的每一次飛躍，在帶來技術(shù)提升的同時，也不可避免地為設(shè)計者埋下了新的挑戰(zhàn)。在邁向 DDR5 內(nèi)存的新時代和新挑戰(zhàn)的路上，有了 Cadence Sigrity X 這把銳利的“利刃”于手，工程師們可以坦然應(yīng)對信號完整性的各種復(fù)雜問題，確保產(chǎn)品不僅與規(guī)格相符，更在性能上大放異彩，為未來創(chuàng)新之路再添一磚。