日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

使用兩個SN74181芯片級聯(lián)實現(xiàn)8位ALU

CHANBAEK ? 來源:數(shù)殼智學 ? 作者: 赤靈 ? 2023-10-31 10:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

”前面的文章介紹邏輯算術運算芯片(SN74181)實現(xiàn)4位的邏輯和算術運算,用兩個芯片級連實現(xiàn)8位運算。目標是逐步實現(xiàn)一個簡單的8位CPU的芯片邏輯”

01實驗內(nèi)容

1.1 實驗內(nèi)容

研究邏輯算術芯片SN74181的進位原理,用兩個芯片級連實現(xiàn)8位的ALU(algorithm logic unit / 計算邏輯單元)。希望從現(xiàn)在開始能夠逐步實現(xiàn)一個最最簡單的8位CPU邏輯,具有8位的ALU是第一步。

1.2 知識點

計算機能夠進行復雜的計算,其核心就是基本的邏輯運算(與、或、非等)和算術計算(加法等)。

02實驗準備

2.1 實驗器材

要完成本次實驗,我們需要如下的元器件

  • 2個SN74181芯片
  • 8個數(shù)碼管
  • 面包板(可選,沒有面包板,需要把元器件直接連接,容易出問題)
  • 樹莓派GPIO擴展組件(可選,建議選擇)

2.2 元器件解釋

SN74181芯片:

接前一篇,級聯(lián)的關鍵

2.3 芯片級聯(lián)的工作原理

關鍵是將低4位芯片的Cn+4針腳連接高4位芯片的Cn針腳(如圖2),觀察SN7481芯片的邏輯(如圖1),低4位的Cn+4輸出作為高4位芯片的Cn輸入

低4位芯片設置M=H Cn=H進行算術運算,當無需進位時Cn+4 = H,則高4位芯片進行如圖1的“Cn=H"的操作。當?shù)?位計算之后需要進位的時候,Cn+4 = L,則高4位芯片進行如圖1的“Cn=L”的操作,實現(xiàn)高4位+1操作。如此完成8位的算術運算。

圖片

圖1 SN74181芯片運算邏輯圖

03實驗過程

3.1 接線

圖片

圖2 SN74181芯片級聯(lián)成8位ALU電路圖

說明:

1、通過開關選擇兩種模式可以測試芯片,開關全部置4,由樹莓派GPIO控制針腳電壓;開關置2表示給連接針腳高電壓;開關置3表示給連接針腳低電壓

2、圖中紅色線為關鍵的連接線

3、請按照上圖進行實際的連線,樹莓派代碼也按照上圖針腳設置

3.2 實驗步驟

3.3 實驗代碼

04實驗展示

演示程序采用樹莓派編程的方式控制輸入,采用8位數(shù)碼管作為輸出;

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54463

    瀏覽量

    469682
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11332

    瀏覽量

    225992
  • 計算機
    +關注

    關注

    19

    文章

    7841

    瀏覽量

    93494
  • ALU
    ALU
    +關注

    關注

    0

    文章

    34

    瀏覽量

    13559
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    兩個4加法器級聯(lián)構(gòu)成一8加法器 verilog怎么寫?。浚。?/a>

    小弟是初學者,剛把verilog基本語法看完,只會寫簡單的四或者八的加法器,但是兩個4加法器級聯(lián)構(gòu)成一
    發(fā)表于 12-03 11:51

    使用Robei利用verilog語言做ALU設計

    測試引腳連接6)自己設計測試激勵代碼,并仿真查看結(jié)果。 圖2-4-13 32ALU仿真波形5.問題與思考1.不要使用8ALU
    發(fā)表于 04-13 15:03

    8alu設計

    基本要求:設計一掛在總線上的8ALU,具有加、減、與、或等功能,要求對運算后的數(shù)據(jù)能在數(shù)碼管上面正確顯示。在完成基本要求的基礎上,可進一步增加功能、提高性能,如增加乘法功能。
    發(fā)表于 06-13 10:55

    片4通道AD芯片如何級聯(lián)實現(xiàn)8通道的模擬信號采集

    設計一電子電路,需要采集8路模擬信號,現(xiàn)手上有片AD轉(zhuǎn)換芯片CH340T,其為4通道能同時采集4路,如何在電路原理圖上級聯(lián)實現(xiàn)
    發(fā)表于 08-11 08:28

    am335x evm外接兩個8的nand flash

    各位高手,大家好: ? ? ?我用的是am335x evm板子的內(nèi)核源碼,我現(xiàn)在自己做了一塊板,想外接兩個8的nand flash芯片,原理圖如下: ,現(xiàn)在CS0控制的第一塊
    發(fā)表于 06-21 16:11

    使用Robei利用verilog語言做ALU設計

    波形5.問題與思考1.不要使用8ALU級聯(lián)的方式,直接用Verilog在Robei(微信公眾號)中實現(xiàn)
    發(fā)表于 08-08 11:08

    請問這兩個級聯(lián)有什么功能可以實現(xiàn)放大和濾波

    有沒有大神能幫我看看這兩個級聯(lián),有什么功能比如如何實現(xiàn)的放大和濾波的,謝謝大家
    發(fā)表于 02-26 03:29

    如何利用兩個74HC595實現(xiàn)引腳實現(xiàn)數(shù)據(jù)的傳送

    74HC595驅(qū)動8段選數(shù)碼管利用兩個74HC595實現(xiàn)引腳實現(xiàn)數(shù)據(jù)的傳送以下是595各引
    發(fā)表于 12-07 06:57

    FPGA實現(xiàn)32ALU軟核設計

    ALU采取層次化設計方法,由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成,能實現(xiàn)32有符號數(shù)和無符號數(shù)的加減乘除運算,另外還能實現(xiàn)9種邏輯運算、6種移位運算以
    發(fā)表于 02-09 15:24 ?80次下載
    FPGA<b class='flag-5'>實現(xiàn)</b>32<b class='flag-5'>位</b><b class='flag-5'>ALU</b>軟核設計

    兩個74ls164怎么連?74ls164聯(lián)級應用電路

    本文主要介紹了兩個74ls164怎么連?74ls164聯(lián)級應用電路。串口工作于方式0時,其功能為8移位寄存器,相當于I/0口的擴展,再連接74LS164芯片既可
    發(fā)表于 05-08 17:23 ?2w次閱讀
    <b class='flag-5'>兩個</b>74ls164怎么連?74ls164聯(lián)級應用電路

    兩個74LS192級聯(lián)構(gòu)成兩位十進制計數(shù)器

    本文主要介紹了兩個74LS192級聯(lián)構(gòu)成兩位十進制計數(shù)器。以兩個74LS192級聯(lián)構(gòu)成兩位十進制
    發(fā)表于 05-09 09:52 ?6.5w次閱讀
    <b class='flag-5'>兩個</b>74LS192<b class='flag-5'>級聯(lián)</b>構(gòu)成<b class='flag-5'>兩位</b>十進制計數(shù)器

    兩個74HC595D驅(qū)動芯片控制三數(shù)碼管顯示

    兩個74HC595D驅(qū)動芯片控制三數(shù)碼管顯示概述一.數(shù)碼管引腳及使用概述1.1數(shù)碼管顯示方式2.3數(shù)碼管3.3
    發(fā)表于 11-24 09:51 ?57次下載
    <b class='flag-5'>兩個</b>74HC595D驅(qū)動<b class='flag-5'>芯片</b>控制三<b class='flag-5'>位</b>數(shù)碼管顯示

    2ALU電路的工作原理解析

    簡單的2ALU電路,該電路使用逆變器,AND,OR門,Ex-OR門和多路復用器。它需要兩個輸入
    的頭像 發(fā)表于 05-12 17:27 ?4270次閱讀
    2<b class='flag-5'>位</b><b class='flag-5'>ALU</b>電路的工作原理解析

    用VHDL語言創(chuàng)建一8算術邏輯單元(ALU)

    在這個項目中,我們用 VHDL 語言創(chuàng)建一 8 算術邏輯單元 (ALU),并在連接到帶有輸入開關和 LED 顯示屏的定制 PCB 的 Altera CPLD 開發(fā)板上運行。
    的頭像 發(fā)表于 10-24 17:05 ?3843次閱讀
    用VHDL語言創(chuàng)建一<b class='flag-5'>個</b><b class='flag-5'>8</b><b class='flag-5'>位</b>算術邏輯單元(<b class='flag-5'>ALU</b>)

    8通用總線收發(fā)器和兩個帶拆分LVTTL端口反饋路徑和3態(tài)輸出的1總線收發(fā)器SN74VMEH22501A-EP數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《8通用總線收發(fā)器和兩個帶拆分LVTTL端口反饋路徑和3態(tài)輸出的1總線收發(fā)器SN74VMEH22501A-EP數(shù)據(jù)表.
    發(fā)表于 05-24 09:10 ?0次下載
    <b class='flag-5'>8</b><b class='flag-5'>位</b>通用總線收發(fā)器和<b class='flag-5'>兩個</b>帶拆分LVTTL端口反饋路徑和3態(tài)輸出的1<b class='flag-5'>位</b>總線收發(fā)器<b class='flag-5'>SN</b>74VMEH22501A-EP數(shù)據(jù)表
    招远市| 托克托县| 汉沽区| 鹿邑县| 顺义区| 尖扎县| 陵川县| 楚雄市| 商洛市| 井陉县| 马边| 寿阳县| 呼玛县| 咸阳市| 靖边县| 黄龙县| 安龙县| 蒲城县| 和静县| 禄劝| 漳州市| 九寨沟县| 梨树县| 韶山市| 吴忠市| 姚安县| 辽中县| 环江| 荆门市| 宁化县| 历史| 包头市| 吉安县| 开江县| 军事| 双江| 鱼台县| 衡山县| 扎鲁特旗| 禄劝| 阆中市|