將MVSIM_NATIVE_DEMO文件夾拷貝出來(lái)，如下所示，LP、LP_DVE、LP_LPA文件夾分別存放的是仿真環(huán)境，REF文件夾是不帶UPF的參考對(duì)比仿真環(huán)境，RTL和UPF文件夾分別用來(lái)存放設(shè)計(jì)代碼和UPF文件。

直接上干貨，低功耗的關(guān)閉、打開(kāi)仿真流程如下：

拉高isolation ->retention save ->關(guān)閉power switch ->打開(kāi)power_switch->retention restore ->拉低isolation

仿真波形如下：

SoC訓(xùn)練營(yíng)學(xué)員問(wèn)為何低功耗cell沒(méi)有插入網(wǎng)表？

雖然提問(wèn)題是值得鼓勵(lì)的，但是我們?cè)谟龅絾?wèn)題時(shí)，還是先主動(dòng)思考，主動(dòng)解決問(wèn)題，實(shí)在解決不了我們?cè)偾笾@樣成長(zhǎng)更快。

首先，小編拿到這問(wèn)題，就打開(kāi)log，查看log是一種IC設(shè)計(jì)美德！發(fā)現(xiàn)EDA工具吃進(jìn)UPF文件后，報(bào)了warning如下，用到了很多ff庫(kù)。

上圖報(bào)錯(cuò)UPF指定電壓是0.99V，而CELL是1.20V，電壓不匹配，導(dǎo)致邏輯綜合出來(lái)的網(wǎng)表沒(méi)有插入MV CELL。注意，綜合時(shí)，我們用的ss庫(kù)，怎么會(huì)是ff庫(kù)呢？打開(kāi)約束腳本發(fā)現(xiàn)如下bug：

于是，更改約束，將ff換成ss即可。再次run一下，結(jié)果就出來(lái)了：

低功耗設(shè)計(jì)部分，設(shè)計(jì)里面我會(huì)留一點(diǎn)小bug在里面 非常簡(jiǎn)單，我不會(huì)公布答案，大家一定要多思考、多動(dòng)手跑跑，這樣才學(xué)的深刻。

培訓(xùn)學(xué)員請(qǐng)注意，景芯SoC用always on的power domain電壓域的pwrdown_mux信號(hào)作為power switch cell的switch控制信號(hào)，但是設(shè)計(jì)里面有個(gè)小問(wèn)題，不太算bug的bug，但對(duì)upf低功耗flow而言，毫無(wú)疑問(wèn)就是bug!

培訓(xùn)學(xué)員請(qǐng)登陸服務(wù)器追蹤一下pwrdown信號(hào)，注意其負(fù)載情況，RTL代碼如下：

結(jié)合PR輸出的netlist, 我們做個(gè)clp低功耗檢查，腳本參見(jiàn)服務(wù)器。可以發(fā)現(xiàn)，clp報(bào)錯(cuò)說(shuō)power switch的switch控制信號(hào)找不到。

不得不說(shuō)，clp檢查對(duì)低功耗而言多么重要，對(duì)芯片設(shè)計(jì)而言多重要！景芯SoC的價(jià)值就在把芯片設(shè)計(jì)全流程的這些細(xì)小的知識(shí)點(diǎn)，全部串接起來(lái)！猶豫啥？抓緊報(bào)名加入吧！

在芯片設(shè)計(jì)中端流程時(shí)，景芯SoC會(huì)插入U(xiǎn)PF約束中的isolation等cell，但是無(wú)法插入power switch等cell,因此，作為power switch cell的控制信號(hào)pwrdown_mux在沒(méi)有負(fù)載的情況下，會(huì)被裁員掉（優(yōu)化掉），因此需要設(shè)置上面MUX器件為dont_touch或者使pwrdown_mux成為module的port并禁止auto_ungroup（并設(shè)置no_boundary_optimization），這樣這個(gè)信號(hào)才能保留給后端，供后端實(shí)現(xiàn)power switch控制。

請(qǐng)學(xué)員完成代碼修改，基于全套flow環(huán)境完成如下任務(wù)：

lint檢查、前端仿真，

完成中端、后端flow，

完成clp檢查,完成后仿真

審核編輯：湯梓紅