上一篇文章簡(jiǎn)單講解了什么是AMBA總線，簡(jiǎn)單來說，AMBA總線是一系列協(xié)議。定義了適用于不同場(chǎng)景的總線家族。今天我們就來講AMBA總線中最簡(jiǎn)單的APB總線。

什么是APB協(xié)議/總線

APB的全稱為Advanced Peripheral Bus。顧名思義，其設(shè)計(jì)之初的主要目的就是用該協(xié)議連接外設(shè)。但由于APB總線自發(fā)布至今已經(jīng)過去了20多年了，因此以現(xiàn)在的眼光看，該總線沒有什么高級(jí)一說，其連接的外設(shè)也往往是低速且低功率的外設(shè)，如I2C、UART、SPI等，除了連接低速外設(shè)之外，APB總線還廣泛用于配置各種IP的寄存器（這些IP預(yù)留用戶控制信號(hào)，由軟件進(jìn)行配置，這個(gè)時(shí)候就可以選擇使用APB總線來配置這些寄存器）。

下圖為一個(gè)典型的AMBA總線的系統(tǒng)架構(gòu)：其中APB總線是AHB總線的擴(kuò)展，方便外設(shè)連接到系統(tǒng)總線上，其中AHB和APB之間有一個(gè)轉(zhuǎn)接橋來進(jìn)行連接。

此外為了使得APB能夠容易的被整合進(jìn)大部分的設(shè)計(jì)流程中，APB規(guī)定所有的信號(hào)必須在時(shí)鐘的上升沿進(jìn)行傳遞。

下面簡(jiǎn)單介紹一下APB的發(fā)展歷史，ARM公司于1998年發(fā)布了APB2，又于2003年發(fā)布了APB3，在2010年又發(fā)布了APB4。目前最常見的為APB3或APB4，其主要區(qū)別如下：

APB2：APB總線的基礎(chǔ)版本。

APB3：

增加PREADY信號(hào)：用于反壓master（其在讀和寫兩個(gè)場(chǎng)景中含義略有不同，過會(huì)講解）。

增加PSLVERR：用于代表傳輸是否發(fā)生錯(cuò)誤。

APB4：

增加PPROT保護(hù)信號(hào)。

增加PSTRB代表字節(jié)選通。

APB2協(xié)議

APB2信號(hào)列表

對(duì)于AMBA協(xié)議，APB的信號(hào)都是以P開頭，AHB的信號(hào)都是以H開頭，而AXI的信號(hào)都是以A開頭。大家自己設(shè)計(jì)的時(shí)候也應(yīng)該遵循這一規(guī)則。這樣一看信號(hào)名就知道使用的是什么協(xié)議。APB2的信號(hào)列表如下表所示：

寫操作時(shí)序

可以看到寫操作非常的簡(jiǎn)單：

T2->T3這一個(gè)周期

PSEL信號(hào)拉高，意味著要發(fā)起一次新的傳輸了。

PWRITE信號(hào)為1，因此此次傳輸為寫操作。

PWDATA為要傳輸?shù)臄?shù)據(jù)，PADDR為要寫的地址。二者都應(yīng)該保持不變，直到此次傳輸結(jié)束。

而PSEL拉高的第一個(gè)時(shí)鐘周期，PENABLE應(yīng)該為0。

T3->T4這一個(gè)周期

PSEL信號(hào)繼續(xù)拉高

PWRITE、PADDR、PWDATA應(yīng)該保持不變

PENABLE信號(hào)拉高，用于代表這已經(jīng)是寫傳輸?shù)牡诙€(gè)周期了

至此一次傳輸結(jié)束?？梢钥吹?，APB對(duì)每一筆數(shù)據(jù)的傳輸，需要花費(fèi)兩個(gè)時(shí)鐘周期。且APB的數(shù)據(jù)傳輸不支持流水線操作（即不可以重疊）。因此APB是非常低效的。

理論上寫數(shù)據(jù)完全可以同時(shí)給出寫地址和寫數(shù)據(jù)，一拍就搞定，為什么APB要大費(fèi)周章弄成兩拍呢？這主要是那個(gè)年代的芯片本身的制程工藝以及片上互連線導(dǎo)致的。一個(gè)周期可能無法完成從Master向Slave寫入數(shù)據(jù)的整個(gè)操作流程。因此采用兩拍的方式，第一拍告訴你，我要開始傳輸啦！（稱為setup phase）第二拍才真正的完成數(shù)據(jù)的傳輸。（稱為access phase）。

如果Master想要馬上發(fā)起一次新的傳輸，可以不拉低PSEL讓其繼續(xù)為1，但是必須要將PENABLE拉低。否則Slave側(cè)的判斷邏輯就會(huì)出現(xiàn)問題！

由于APB向下兼容，這一歷史遺留問題一直延續(xù)至今。不過好在APB應(yīng)用的場(chǎng)景本身就是配置寄存器等操作，因此多花一個(gè)時(shí)鐘周期也沒什么大不了的。

讀操作時(shí)序

可以看到讀操作非常的簡(jiǎn)單，跟寫幾乎一樣。這里就不再做詳細(xì)的解釋了。

要特別注意的是，T3以后，也就是進(jìn)入ENABLE周期后，APB的SLAVE設(shè)備必須要將M所需要讀取的數(shù)據(jù)準(zhǔn)備好，以便M可以在ENABLE的周期末也就是T4正時(shí)鐘沿觸發(fā)時(shí)正確的將數(shù)據(jù)讀取。

APB的狀態(tài)機(jī)

APB2的狀態(tài)機(jī)如下所示：

IDLE：此時(shí)為默認(rèn)狀態(tài)。PSEL和PENABLE都為0，沒有通信請(qǐng)求。

SETUP：當(dāng)需要發(fā)起傳輸?shù)臅r(shí)候，會(huì)進(jìn)入該狀態(tài)，此時(shí)PSEL為1，PENABLE為0。PSEL從0到1說明要發(fā)起一次傳輸了，而PENABLE為0表示這是傳輸?shù)牡谝粋€(gè)時(shí)鐘周期。（這個(gè)狀態(tài)也就是setup phase）

ENABLE：這個(gè)狀態(tài)PENABLE需要拉高，進(jìn)而完成數(shù)據(jù)的傳輸。

這個(gè)狀態(tài)機(jī)模型只是便于我們的理解。并且這個(gè)狀態(tài)機(jī)模型是針對(duì)整個(gè)傳輸過程而言的。對(duì)于實(shí)際的master或者slave的設(shè)計(jì)完全可以不用狀態(tài)機(jī)實(shí)現(xiàn)。甚至slave都可以用純粹的組合邏輯來實(shí)現(xiàn)，下面會(huì)講到如何實(shí)現(xiàn)。

APB2速問速答

Q：貌似根據(jù)上面的狀態(tài)機(jī)模型以及讀寫時(shí)序圖。有沒有PENABLE信號(hào)實(shí)際上都可以完成APB傳輸，那么APB slave是否真的需要penable信號(hào)?

A：分兩種情況討論：

如果APB slave有PCLK時(shí)鐘信號(hào)的話，那么確實(shí)是不需要penable信號(hào)的。檢測(cè)到PSEL為高，即進(jìn)入到access階段。然后在第二個(gè)時(shí)鐘周期完成數(shù)據(jù)傳輸即可。相應(yīng)的代碼如下所示（這段代碼是網(wǎng)上找到的）

`timescale 1ns/1ps
`define DATAWIDTH 32
`define ADDRWIDTH 8
`define IDLE     2'b00
`define W_ENABLE  2'b01
`define R_ENABLE  2'b10
module APB_Slave
(
 input                         PCLK,
 input                         PRESETn,
 input        [`ADDRWIDTH-1:0] PADDR,
 input                         PWRITE,
 input                         PSEL,
 input        [`DATAWIDTH-1:0] PWDATA,
 output reg   [`DATAWIDTH-1:0] PRDATA,
);
reg [`DATAWIDTH-1:0] RAM [0:2**`ADDRWIDTH -1];
reg [1:0] State;
always @(negedge PRESETn or posedge PCLK) begin
 if (PRESETn == 0) begin
   State <= `IDLE;
   PRDATA <= 0;
   end
 else begin
   case (State)
     `IDLE : begin
       PRDATA <= 0;
       if (PSEL) begin
         if (PWRITE) begin
           State <= `W_ENABLE;
         end
         else begin
           State <= `R_ENABLE;
         end
       end
     end


     `W_ENABLE : begin
       if (PSEL && PWRITE) begin
         RAM[PADDR]  <= PWDATA;      
       end
         State <= `IDLE;
     end


     `R_ENABLE : begin
       if (PSEL && !PWRITE) begin
         PRDATA <= RAM[PADDR];
       end
       State <= `IDLE;
     end
     default: begin
       State <= `IDLE;
     end
   endcase
 end
end
endmodule

當(dāng)PSEL & !PENABLE為1的時(shí)候，代表是setup stage，實(shí)際上此時(shí)slave什么都不用干

當(dāng)PSEL & PENABLE為1的時(shí)候，代表是access stage，slave順勢(shì)完成數(shù)據(jù)傳輸即可

如果APB slave是純粹的組合邏輯，也就是沒有PCLK的情況下。這個(gè)時(shí)候是需要penable信號(hào)的。

APB3協(xié)議

新增的兩個(gè)信號(hào)

APB3在APB2的基礎(chǔ)上增加了兩個(gè)信號(hào)，PREADY和PSLVERR，這兩個(gè)信號(hào)都是由slave產(chǎn)生的。

對(duì)于寫操作而言，PREADY信號(hào)用于標(biāo)志slave設(shè)備是否已經(jīng)準(zhǔn)備好接收這一筆數(shù)據(jù)。而對(duì)于讀操作而言，PREADY信號(hào)用于標(biāo)志slave設(shè)備是否已經(jīng)準(zhǔn)備好了要返回給Master的數(shù)據(jù)。

有了PREADY信號(hào)，從機(jī)就可以反壓主機(jī)。因此PREADY這個(gè)信號(hào)可以說是非常的棒啊，它讓主從之間的通信更加的可靠，也增加了從機(jī)的控制能力，不至于出現(xiàn)主機(jī)寫的數(shù)據(jù)從機(jī)壓根沒收到或者從機(jī)沒有準(zhǔn)備好讀數(shù)據(jù)，進(jìn)而主機(jī)讀到錯(cuò)誤的數(shù)據(jù)的情況。

此外我再講解一下為什么會(huì)出現(xiàn)從機(jī)沒有準(zhǔn)備好的情況。對(duì)于讀操作而言，非常好理解，你要讀的數(shù)據(jù)我還沒準(zhǔn)備好呢（可能正在運(yùn)算），那我當(dāng)然不能拉高PREADY，不然就給了你錯(cuò)誤的數(shù)據(jù)了。只有我數(shù)據(jù)準(zhǔn)備好的時(shí)候，我拉高PREADY，這樣才能確保讀不出問題。而寫的話，這種情況往往出現(xiàn)在寫特定的地址，這個(gè)時(shí)候外設(shè)本身要進(jìn)行判斷是否可以寫，因此兩個(gè)周期就完成不了，就暫時(shí)不能拉高PREADY，你的Master就必須要維持住。當(dāng)PREADY拉高代表這一拍能夠?qū)戇M(jìn)去了。因此主機(jī)也就可以不再維持原有的狀態(tài)了。

PSLVERR，（apb slave error）顧名思義。用于從slave向master返回傳輸錯(cuò)誤，這個(gè)錯(cuò)誤是slave自己定義的，比如寫了不允許寫的地址，即非法地址訪問。或者是訪問超時(shí)了，slave回應(yīng)不了了。就可以拉高這個(gè)信號(hào)，從而避免總線鎖死。

寫操作時(shí)序

上圖是沒有wait states的情況。兩拍完成寫操作。和APB2的區(qū)別在于多了個(gè)PREADY，需要在傳輸?shù)牡诙囊簿褪钦嬲l(fā)生數(shù)據(jù)傳輸?shù)哪且慌睦?。其它的和上面的寫時(shí)序是一模一樣的，因此不再講解。

我們?cè)倏纯从衱ait states的情況，上圖四拍才完成寫操作。此時(shí)setup還是一個(gè)周期（從T1->T2），而access是三個(gè)時(shí)鐘周期（從T2->T5）。可以看到主機(jī)的信號(hào)應(yīng)該保持不變，一直持續(xù)到從機(jī)的PREADY信號(hào)拉高以后，等待拉高以后的這一拍完成傳輸，才可以改變其它的信號(hào)。（即T1->T5這段過程，PADDR、PWRITE、PSEL、PWDATA都應(yīng)該保持不變）。

讀操作時(shí)序

我們直接看復(fù)雜點(diǎn)的情況，可以看到PREADY信號(hào)和PRDATA信號(hào)在同一拍發(fā)生變化。此時(shí)的PREADY信號(hào)也可以理解為從機(jī)此時(shí)提供的PRDATA才是有效的數(shù)據(jù)。進(jìn)而完成了一次完整的傳輸過程。

Error response

以寫為例，實(shí)際上就是在真正發(fā)起傳輸?shù)哪且慌模ㄒ簿褪荘READY拉高的那一拍）順勢(shì)拉高PSLVERR，用于標(biāo)志這次傳輸失敗。

為什么需要APB4？

APB4在APB3的基礎(chǔ)上又增加了PPROT和PSTRB信號(hào)。

PPROT信號(hào)有三個(gè)比特，含義分別如下：

對(duì)于CPU而言，可以工作在用戶模式下也可以工作在特權(quán)模式下（比如RISC-V的USM三種模式）。對(duì)于支持trustzone的CPU，可以工作在secure world下，也可以工作在normal mode下。又由于現(xiàn)在的系統(tǒng)越來越復(fù)雜了，以前的外設(shè)是隨意讀寫都可以，現(xiàn)在的一些外設(shè)或memory（比如一些CSR寄存器，Trusted RAM等）要求只能在secure下或者privileged模式下訪問，因此就需要PPROT信號(hào)。

而PSTRB信號(hào)則比較好理解，它允許稀疏的寫。其中的每一個(gè)比特對(duì)應(yīng)于PWDATA的每一個(gè)字節(jié)。用1代表PWDATA的這一字節(jié)是否有效，其對(duì)應(yīng)關(guān)系如下圖所示：

至于讀的話把PSTRB隨便讓它是啥就行，不翻轉(zhuǎn)最好以減少功耗。這個(gè)信號(hào)是針對(duì)寫而言的，讀的話無所謂。

APB4和APB3以及APB3和APB2的兼容性問題

以APB4的slave和APB3的master為例，這個(gè)時(shí)候應(yīng)該把PSTRB信號(hào)固定為全1，PPROT信號(hào)則取決于Slave是如何使用該信號(hào)的，根據(jù)不同的場(chǎng)景固定為不同的值。

而APB3的slave和APB4的master相連接，這個(gè)時(shí)候?qū)嶋H上需要一個(gè)轉(zhuǎn)接橋，因?yàn)楸旧砜赡苤幌雽懩骋粋€(gè)字節(jié)，而slave此時(shí)不支持也不知道，那就需要一個(gè)中間邏輯將pwdata變成想要的值。（比如讀回來時(shí)32'h2345，想將最高字節(jié)改寫為6，此時(shí)只寫一個(gè)32'h6000，PSTRB為1000，標(biāo)志別的字節(jié)不要?jiǎng)?。這個(gè)時(shí)候就需要一個(gè)中間邏輯將寫的數(shù)據(jù)變成32'h6345）。實(shí)際上寫起來也很麻煩，因此此時(shí)最好將APB3的slave改成APB4協(xié)議。

至于APB3和APB2不建議一起用，因?yàn)锳PB2沒有PREADY反壓機(jī)制，因此實(shí)際使用起來完全不一樣，強(qiáng)行一起用會(huì)有巨大的坑。

審核編輯：劉清