2024年國際集成電路展覽會暨研討會（IIC）在上海圓滿落幕，本屆展會和研討會吸引了眾多國內(nèi)外Fabless、EDA/IP廠商參加。英諾達憑借在EDA領(lǐng)域的突出創(chuàng)新成果，榮獲由AspenCore頒發(fā)的“2024中國IC設(shè)計成就獎之年度創(chuàng)新EDA公司”獎項。

靜態(tài)驗證EDA工具助力大規(guī)模芯片設(shè)計的創(chuàng)新突破

英諾達副總經(jīng)理熊文受邀出席本屆IC領(lǐng)袖峰會，并發(fā)表了題為《靜態(tài)驗證EDA工具助力大規(guī)模芯片設(shè)計的創(chuàng)新突破》的主題演講，分享了英諾達在靜態(tài)驗證領(lǐng)域的最新技術(shù)成果，深入探討了靜態(tài)驗證技術(shù)如何助力大規(guī)模芯片設(shè)計實現(xiàn)“設(shè)計左移”。

“設(shè)計左移”避免Debug成本指數(shù)級增長

過去幾十年，SoC芯片的設(shè)計規(guī)模越來越龐大，為了實現(xiàn)更多的功能，芯片的復(fù)雜性也急劇增加。通常，一片SoC可能包含數(shù)十億個邏輯門以及數(shù)百萬個連接、若干個IP和存儲器，以及多個電源域和時鐘域。這給驗證工作帶來了不小的挑戰(zhàn)，這些復(fù)雜連接的正確性對于SoC芯片的功能至關(guān)重要，若出現(xiàn)問題，會導(dǎo)致SoC芯片功能異常，甚至無法工作。

英諾達的副總經(jīng)理熊文在演講中指出，像SoC這種大規(guī)模芯片在Sign-off階段發(fā)現(xiàn)、修復(fù)bug的成本很高，會需要多輪debug和驗證的迭代，甚至影響到產(chǎn)品上市的時間。IBM統(tǒng)計在實現(xiàn)階段修復(fù)一個漏洞或錯誤的成本是設(shè)計階段的6.5倍，而到了測試階段，這一成本更是激增至15倍。

不同設(shè)計階段修復(fù)缺陷的成本呈指數(shù)級增長（Source: IBM）

所以“設(shè)計左移”就是指將設(shè)計流程后期執(zhí)行的任務(wù)提前到更早的階段進行，從而可以在早期發(fā)現(xiàn)并糾正關(guān)鍵bug，加快產(chǎn)品迭代的速度，這種策略不僅可以節(jié)省時間和資源，還可以提高產(chǎn)品質(zhì)量和芯片的良率。而隨著軟件的重要性越來越高，另外一種形式的“設(shè)計左移”就是盡早讓軟件在硬件上運行進行調(diào)試。

為了應(yīng)對“設(shè)計左移”的需求和趨勢，設(shè)計廠商聯(lián)同EDA廠商一起，不斷在設(shè)計流程和方法學(xué)上進行創(chuàng)新和優(yōu)化。靜態(tài)驗證是目前業(yè)界普遍使用的方法，在設(shè)計中通過配合動態(tài)仿真驗證和形式化驗證，可以提高驗證的覆蓋率，幫助設(shè)計師在設(shè)計開發(fā)的早期更快地發(fā)現(xiàn)和診斷設(shè)計缺陷，從而縮短設(shè)計驗證所需的時間，簡化SoC設(shè)計的整體開發(fā)周期，降低芯片開發(fā)的成本。

靜態(tài)驗證在低功耗設(shè)計中的應(yīng)用

英諾達深耕數(shù)字中端EDA工具領(lǐng)域，以低功耗系列工具為突破口，縱深布局靜態(tài)驗證技術(shù)，橫向拓展相關(guān)產(chǎn)品線，致力于為芯片設(shè)計提供全面的靜態(tài)驗證解決方案，目前已經(jīng)發(fā)布了EnFortius凝鋒低功耗系列和EnAltius昂屹靜態(tài)檢查系列EDA工具。

以低功耗設(shè)計為例，靜態(tài)驗證是如何在該領(lǐng)域中應(yīng)用的呢？功耗一直以來是芯片設(shè)計的重要考量因素，也是導(dǎo)致流片失敗的主要原因之一。面對日益嚴(yán)峻的功耗挑戰(zhàn)，設(shè)計團隊需要先進方法學(xué)和工具的支持，在設(shè)計全流程中進行低功耗設(shè)計。

低功耗設(shè)計面臨著多重挑戰(zhàn)：

電路復(fù)雜度提高：為了降低功耗，芯片設(shè)計往往使用多電壓域，這使得電源管理和設(shè)計更加復(fù)雜。

UPF標(biāo)準(zhǔn)版本太多：電源管理需要使用UPF標(biāo)準(zhǔn)進行描述，但大多主流工具難以支持該標(biāo)準(zhǔn)的所有版本。

早期電源分析困難：在沒有物理器件的情況下，設(shè)計早期難以進行準(zhǔn)確的電源估算和分析。

英諾達EnFortius低功耗設(shè)計靜態(tài)驗證工具（LPC）基于先進的功耗設(shè)計方法學(xué)，幫助IC設(shè)計師從RTL到GDS全流程進行低功耗設(shè)計管理，確保UPF和功耗設(shè)計意圖的正確性和一致性。這款工具不僅可以快速準(zhǔn)確地查錯，還可以幫助用戶快速定位問題根源。

GUI界面簡化了查錯過程

在功耗分析方面，為了幫助設(shè)計團隊更早掌握功耗水平，及早對功耗進行優(yōu)化，英諾達EnFortiusRTL級功耗分析工具（RPA）采用自主研發(fā)的綜合引擎和物理線網(wǎng)模型，大幅提高功耗估算的準(zhǔn)確性，幫助設(shè)計團隊從RTL階段開始捕捉功耗趨勢，甄別功耗熱點。

熊文在演講中表示：“靜態(tài)驗證作為一種有效的低功耗設(shè)計方法，可以從系統(tǒng)設(shè)計、RTL設(shè)計到物理實現(xiàn)的全階段進行功耗分析和優(yōu)化。通過靜態(tài)驗證方法，設(shè)計團隊能夠盡早發(fā)現(xiàn)和修復(fù)功耗相關(guān)問題，避免流片后功耗超標(biāo)的風(fēng)險。實踐證明，越早進行功耗分析和優(yōu)化，效果越好。因此，設(shè)計團隊?wèi)?yīng)積極采用靜態(tài)驗證等先進方法，在設(shè)計早期就開始進行功耗管理，以確保芯片設(shè)計成功?！?/p>

? ?

審核編輯：劉清