Arm最近宣布推出了新一代Arm AMBA 5 CHI協(xié)議規(guī)范CHI Issue G?（CHI-G）。

新思科技提供了一系列AMBA協(xié)議解決方案，用于早期建模、設(shè)計(jì)、實(shí)現(xiàn)、驗(yàn)證、確認(rèn)和系統(tǒng)成型。新思科技的Arm協(xié)議驗(yàn)證解決方案涵蓋全系列AMBA規(guī)范，包括新一代AMBA 5 AXI-K和現(xiàn)在的AMBA 5 CHI-G。新思科技的驗(yàn)證自動(dòng)化解決方案不僅能通過VC AutoTestbench提供測試平臺(tái)生成功能，還可通過VC AutoPerformance對(duì)基于Arm的SoC進(jìn)行性能驗(yàn)證。

新思科技提供了全套的協(xié)議驗(yàn)證解決方案，涵蓋了所有AMBA規(guī)范，包括AMBA 5 CHI-G。憑借新思科技經(jīng)驗(yàn)證的IP，我們的驗(yàn)證解決方案能夠提供出色的驗(yàn)證可信度，再與我們的仿真、硬件加速和原型設(shè)計(jì)平臺(tái)產(chǎn)品相結(jié)合，則能確保客戶可以完成從IP到SoC級(jí)別的端到端驗(yàn)證收斂。

CHI-G更新中新增了許多功能并優(yōu)化了多方面特性，其中一些是專門針對(duì)最近推出的Arm CHI芯片到芯片（CHI C2C）協(xié)議而量身定制的。在本文中，我們將探討CHI-G協(xié)議中引入的一些關(guān)鍵功能。下面來深入了解一下其中的每一項(xiàng)功能。

內(nèi)存加密上下文（MEC）

在之前關(guān)于CHI-F的博客文章中，我們討論了Arm的Realm管理擴(kuò)展（RME），它是Arm v9架構(gòu)下機(jī)密計(jì)算架構(gòu)（CCA）的一部分。RME提供了一組用于創(chuàng)建和管理隔離執(zhí)行環(huán)境（稱為Realm）的功能。RME的內(nèi)存加密上下文（MEC）擴(kuò)展允許每個(gè)Realm擁有自己獨(dú)特的加密上下文。此功能在將MEC分配給Realm物理地址空間內(nèi)的所有內(nèi)存訪問方面發(fā)揮著關(guān)鍵作用。所有內(nèi)存事務(wù)都與MECID相關(guān)聯(lián)，而內(nèi)存加密引擎將MECID用作加密上下文表的索引，有助于實(shí)現(xiàn)外部存儲(chǔ)加密。因此，每組Realm數(shù)據(jù)都可以采用不同的方式進(jìn)行加密。這意味著，即使某個(gè)惡意代理可以訪問物理內(nèi)存設(shè)備并解密一組Realm數(shù)據(jù)，也無法使用相同的解密方法來訪問其他組的Realm數(shù)據(jù)?？傮w而言，MEC在確保機(jī)密計(jì)算環(huán)境中數(shù)據(jù)的機(jī)密性方面發(fā)揮著至關(guān)重要的作用。

在CHI-G規(guī)范中，只有啟用RME時(shí)才能啟用此功能。在請(qǐng)求、數(shù)據(jù)和窺探FLIT中添加了新字段“MECID”，如果CHI節(jié)點(diǎn)的MEC Support屬性設(shè)置為True，則這個(gè)“MECID”字段的寬度必須為16。

有限數(shù)據(jù)省略功能

有限數(shù)據(jù)省略功能通過減少給定事務(wù)所需傳輸?shù)臄?shù)據(jù)FLIT數(shù)量來優(yōu)化組件之間的數(shù)據(jù)傳輸。當(dāng)多個(gè)FLIT需要攜帶相同的數(shù)據(jù)字段，或者當(dāng)部分或所有數(shù)據(jù)FLIT中的數(shù)據(jù)字段為零時(shí)，便可以利用這個(gè)功能進(jìn)行優(yōu)化，從而讓給定的事務(wù)可以在單個(gè)FLIT中封裝一個(gè)或多個(gè)后續(xù)FLIT。數(shù)據(jù)FLIT中將添加新字段，用于指示該單個(gè)數(shù)據(jù)FLIT所表示的附加數(shù)據(jù)FLIT的數(shù)量，以及被省略的數(shù)據(jù)FLIT的屬性。

針對(duì)CHI C2C鏈路的功能和優(yōu)化

RME-DA：這是Realm管理擴(kuò)展架構(gòu)的一部分，能夠?qū)崿F(xiàn)安全分配那些支持分配的設(shè)備接口。CHI-G在多個(gè)加速器設(shè)備拓?fù)浣Y(jié)構(gòu)中支持RME-DA和RME-CDA，其中加速器連接到主機(jī)上。這些設(shè)備通常是部分受信任的，也就是說只能訪問主機(jī)控制器內(nèi)存或?qū)Φ仍O(shè)備內(nèi)存中的特定Realm和非安全物理地址空間。主機(jī)負(fù)責(zé)確保僅當(dāng)設(shè)備發(fā)送的請(qǐng)求以受信任區(qū)域中的地址為目標(biāo)時(shí)，才授予對(duì)設(shè)備發(fā)送的請(qǐng)求的訪問權(quán)限。當(dāng)接口支持這些功能時(shí)，用于支持RME-DA或RME-CDA的新字段將會(huì)添加到請(qǐng)求通道中。

DataSource擴(kuò)展：讀取和窺視數(shù)據(jù)FLIT中現(xiàn)有的DataSource字段經(jīng)過大小調(diào)整，被分為若干子字段，每個(gè)子字段分別表示發(fā)出數(shù)據(jù)FLIT的完成者的位置、距離和類型等特定信息。部分子字段在多芯片（多小芯片）系統(tǒng)中尤為重要，其中的數(shù)據(jù)FLIT可能會(huì)在到達(dá)目的地的途中穿過一個(gè)或多個(gè)芯片（小芯片）。

DataTarget：CHI-E的SLCRepHint功能旨在向系統(tǒng)級(jí)緩存提供有關(guān)再次使用特定緩存行的可能性提示，從而支持SLC更高效地管理和替換所存儲(chǔ)的緩存行。這在緩存層次結(jié)構(gòu)有所增加的多芯片（多小芯片）系統(tǒng)中變得尤其重要。在CHI-G中，SLCRepHint已重命名為DataTarget，并添加了一個(gè)額外的子字段。這個(gè)子字段用于建議CopyBack請(qǐng)求應(yīng)傳播到的緩存級(jí)別數(shù)。

PrefetchTgtHint：在讀取請(qǐng)求中添加了一個(gè)新字段PrefetchTgtHint，用于提示接收器：在執(zhí)行讀取之前預(yù)先提取位置信息可能比較有利。這是一種比單獨(dú)的PrefetchTgt指令更優(yōu)的替代方案，特別適用于事務(wù)需要遍歷芯片（芯粒）到芯片（芯粒）鏈路的情況。

其他更新

MPAM分區(qū)ID擴(kuò)展：內(nèi)存分區(qū)和性能監(jiān)控（MPAM）為每個(gè)物理地址空間（PAS）定義了獨(dú)立的分區(qū)ID（PARTID）空間。CHI-G提供了一個(gè)將MPAM PARTID寬度從9位擴(kuò)展至12位的選項(xiàng)。

“Reduced”MTE支持：對(duì)于內(nèi)存標(biāo)記擴(kuò)展（MTE）支持，引入了一個(gè)新選項(xiàng)“縮減”。這個(gè)新選項(xiàng)可供支持標(biāo)記讀寫但不支持標(biāo)記匹配操作或部分標(biāo)記更新的組件使用。

UDP和SD狀態(tài)支持：CHI-G引入了一些新屬性來啟用/禁用UDP和SD狀態(tài)。在CHI協(xié)議的早期版本中，這些狀態(tài)始終處于啟用狀態(tài)。

對(duì)ReadPreferUnique初始緩存狀態(tài)的要求放寬：CHI-G支持從任何初始緩存狀態(tài)發(fā)出ReadPreferUnique和TagOp Transfer。因?yàn)樵谡?qǐng)求者想要執(zhí)行存儲(chǔ)但緩存僅包含數(shù)據(jù)而不包含標(biāo)簽時(shí)，ReadPreferUnique將是請(qǐng)求者獲取標(biāo)簽的最佳選擇。

RetToSrc對(duì)于SnpUniqueStash的適用性：對(duì)于SnpUniqueStash，CHI-G允許將RetToSrc字段設(shè)置為1，以允許主節(jié)點(diǎn)在保持線路處于SharedClean狀態(tài)的情況下從Stash目標(biāo)獲取數(shù)據(jù)。

結(jié)語

新思科技提供了面向AMBA 5 AXI5、AXI5-Lite、ACE5、ACE5-Lite、ACE5-Lite/DVM、AXI C2C、CHI C2C和CHI-G的端到端協(xié)議驗(yàn)證解決方案，具備性能分析和全面的系統(tǒng)級(jí)調(diào)試功能，能夠檢查功能正確性、數(shù)據(jù)完整性和緩存一致性。這些解決方案內(nèi)置序列集合、功能覆蓋模型、驗(yàn)證計(jì)劃和使用示例，確保開發(fā)者可以快速啟動(dòng)并實(shí)現(xiàn)整體驗(yàn)證收斂。新思科技正在與早期客戶和伙伴合作，整合最新規(guī)范中提供的新功能，助其增強(qiáng)下一代設(shè)計(jì)的標(biāo)準(zhǔn)架構(gòu)。

新思科技VIP原生集成了新思科技Verdi協(xié)議分析器調(diào)試解決方案和Verdi性能分析器。在SoC上運(yùn)行系統(tǒng)級(jí)有效載荷需要更快的、基于硬件的流片前解決方案?；谛滤伎萍糏P的事務(wù)處理器、內(nèi)存模型、混合和虛擬解決方案可在超快的驗(yàn)證硬件、ZeBu硬件加速解決方案和HAPS原型系統(tǒng)上實(shí)現(xiàn)各種驗(yàn)證用例。

審核編輯：劉清