必須要保護(hù)器件來應(yīng)對(duì)ESD嗎？

“是否真的需要電路保護(hù)器件來保護(hù)電路免受靜電放電（ESD）的影響？”這是一個(gè)許多硬件工程師都會(huì)遇到的問題。目前電路中通常有I/O接口，這些接口由集成IC驅(qū)動(dòng)。這些IC雖然功能強(qiáng)大，但對(duì)瞬態(tài)過應(yīng)力（例如靜電放電）的耐受能力卻顯著下降。因此，保護(hù)這些連接到產(chǎn)品I/O接口的IC免受瞬態(tài)過應(yīng)力就很重要。所以針對(duì)瞬態(tài)過壓保護(hù)的設(shè)計(jì)必不可少。

Part 02

芯片手冊(cè)中的ESD防護(hù)能力2kV夠嗎？

從專業(yè)角度來看，這個(gè)ESD額定值并不足夠，為了確保芯片在制造過程中不會(huì)被ESD損壞，芯片廠家通常會(huì)在芯片的I/O單元設(shè)計(jì)ESD保護(hù)結(jié)構(gòu)。這種“芯片內(nèi)”的保護(hù)主要應(yīng)對(duì)的是在生產(chǎn)/制造過程中人或機(jī)器產(chǎn)生的靜電危害。

目前有幾種不同的ESD標(biāo)準(zhǔn)，每一種標(biāo)準(zhǔn)都描述了適用于特定ESD環(huán)境的防護(hù)級(jí)別。對(duì)于器件級(jí)的ESD，一般采用的是JESD22-A114E標(biāo)準(zhǔn)。這是JEDEC中定義的人體模型（HBM）標(biāo)準(zhǔn)，芯片廠家在開發(fā)其芯片時(shí)是依據(jù)這一標(biāo)準(zhǔn)來設(shè)計(jì)的。這個(gè)標(biāo)準(zhǔn)目的就是確保在制造過程中讓IC得到所需的最低限度的芯片內(nèi)的保護(hù)。

相比之下，在系統(tǒng)級(jí)的電路設(shè)計(jì)就不再考慮JESD22-A114E，而是考慮完全不同的標(biāo)準(zhǔn)，即IEC61000-4-2。IEC61000-4-2描述并模擬了在系統(tǒng)環(huán)境中遇到的ESD威脅，為了模擬更接近“真實(shí)世界”的系統(tǒng)的ESD威脅，IEC標(biāo)準(zhǔn)是一個(gè)更嚴(yán)格的ESD測(cè)試。IEC規(guī)定了針對(duì)不同威脅級(jí)別的4種接觸測(cè)試電壓：±2kV、±4kV、±6kV、±8kV，峰值放電電流可高達(dá)30A。 JEDEC和IEC標(biāo)準(zhǔn)要求的峰值脈沖電流水平是不同的，如下表所示：

總結(jié)來說，盡管IC在芯片級(jí)提供了2kV ESD保護(hù)，但在實(shí)際應(yīng)用中，這可遠(yuǎn)遠(yuǎn)不夠，為了確保系統(tǒng)的穩(wěn)定性和可靠性，需要采用符合IEC61000-4-2標(biāo)準(zhǔn)的系統(tǒng)級(jí)ESD保護(hù)措施。

Part 03

TVS器件的PCB布局怎么做效果最好？

在設(shè)計(jì)電路板布局時(shí)，如何優(yōu)化TVS器件的放置是一個(gè)關(guān)鍵問題，尤其是對(duì)于瞬態(tài)過壓的保護(hù)效果來說。當(dāng)處理ESD（靜電放電）時(shí)，抑制初始瞬態(tài)尖峰的電壓大小也會(huì)依賴于PCB布局的好壞。即使是非常好的保護(hù)電路，如果遇上比較差的PCB布局，那效果也是1-1=0。

1.盡可能將TVS元件放置在接口連接器附近：這樣做有助于在ESD事件發(fā)生時(shí)，在PCB的入口處抑制ESD，從而減少由ESD引起的輻射發(fā)射可能產(chǎn)生的其他影響。

2.通過縮短從TVS器件到被保護(hù)I/O線的走線長(zhǎng)度來最小化寄生電感，舉個(gè)例子，如果ESD的上升時(shí)間為1ns的話，那么30A脈沖在1nH的串聯(lián)等效電感走線上可以使TVS器件的鉗位電壓提高30V，從而使TVS的鉗位電壓大大增加，無法實(shí)現(xiàn)保護(hù)IC的目的。 3.盡可能將TVS器件的接地連接直接連接到地平面：如果需要使用過孔，那就盡可能多使用過孔連接到地平面。這樣可以降低寄生電感，提高保護(hù)效果。

3.在高速數(shù)字信號(hào)上，TVS器件的等效電容成為一個(gè)重要考慮因素，因?yàn)殡娙荽嬖诔浞烹姡瑫?huì)增大信號(hào)的上升時(shí)間，所以為了保持信號(hào)完整性，在不犧牲鉗位性能的情況下，盡可能等效電容最小的器件。