在新手開始PCB設(shè)計時，通常將該過程視為簡單的“連接點”：只要建立了連接，如何建立這些連接并不是特別重要。

不幸的是，這與事實相去甚遠。作為 PCB 設(shè)計工程師，尤其是隨著電子設(shè)備速度的不斷提高和排放標(biāo)準(zhǔn)的嚴格，我們需要關(guān)注 PCB 和互連的最復(fù)雜的細節(jié)。如果我們粗心大意，我們就有可能面臨信號完整性差和電磁兼容性差的風(fēng)險。

在過去的幾年里，我們遇到了相當(dāng)多的其他PCB設(shè)計工程師的PCB，其中有很多常見的，錯誤的情況。

本文旨在說明初學(xué)者的五大PCB設(shè)計錯誤，以及我們可以做些什么來避免犯這些錯誤。讓我們開始吧！

走線間距：

制造商將擁有他們可以制造的最小間隙。所需的間隙越小，電路板的成本通常就越高。

初學(xué)者的一個常見錯誤是認為簡單地遵守允許的最小或可制造的間隙是要走的路。如上所示，所有信號類型的走線都打包在一起，僅受設(shè)計規(guī)則的限制，設(shè)置為制造商允許的最小走線間距。

不幸的是，這種操作會使制造變得更加困難，而且容易提高PCB不良率，這種布線方式會顯著增加走線到走線的耦合，從而導(dǎo)致串?dāng)_和噪聲增加。

除非根本無法避免，否則應(yīng)盡量避免長距離緊密間隔、平行運行的走線。

因此，我們的第一個簡單技巧是在跡線之間留出足夠的間距。根據(jù)經(jīng)驗，這至少是信號層到相鄰參考層之間間距的三倍。例如，對于 0.11mm 的介電厚度，我們希望走線間距最小為 0.33mm，但最好更大。

走線寬度：

另一個常見的初學(xué)者PCB設(shè)計錯誤是將相同的走線寬度用于任何類型的走線。無論是載電走線、高阻抗節(jié)點還是高速信號等。

在整個設(shè)計中使用相同的走線寬度可能很方便，但這肯定不是最佳選擇。

跡線及其寬度應(yīng)根據(jù)各種因素確定大小。例如，承載較大電流的走線應(yīng)更寬，高阻抗和靈敏的信號走線需要更細，射頻信號的走線通常需要控制阻抗。

很多人會驚訝地發(fā)現(xiàn)，例如，0.2mm寬的走線可以處理高達約一安培的電流，而溫度僅為20攝氏度！

Via Sizin：

與走線一樣，通孔也需要適當(dāng)調(diào)整尺寸。對于通孔，我們有兩個主要參數(shù)需要確定。整體通孔直徑和鉆頭直徑。從通孔直徑中減去鉆頭，然后將結(jié)果減半，得到環(huán)形環(huán)。

制造商將對鉆頭直徑和環(huán)形環(huán)具有最小能力。初學(xué)者 PCB 設(shè)計人員通常會使鉆頭直徑過大或過小，或者環(huán)形環(huán)太小而無法可靠制造（即使有！）

我對“標(biāo)準(zhǔn)”通孔的建議是直徑為0.7 毫米，鉆頭為 0.3 毫米。這樣的通孔可以很容易地承載大約一到兩安培的電流。

解耦：

對于PCB設(shè)計新手工程師來說，正確的去耦是一個經(jīng)常被忽視的方面。然而，不幸的是，解耦對于一個運行良好和正常運行的系統(tǒng)至關(guān)重要。

通過低阻抗連接實現(xiàn)良好的去耦，確保在短時間內(nèi)向需要大量能量的IC提供適當(dāng)?shù)墓β?。隨著IC上升和下降時間的減少，以及電流需求的增加，這成為一個更加關(guān)鍵的問題。

我們可以通過將去耦電容器放置在靠近相關(guān)IC引腳的位置，使用短而寬的走線，以及將電源通孔彼此靠近，從而實現(xiàn)良好的去耦。

Reference Planes：

最后一個技巧是在設(shè)計中使用實心基準(zhǔn)（最常見的是“GND”或“0V”平面）。

許多設(shè)計工程師只關(guān)心信號的正向路徑。然而，信號和電力在閉環(huán)中傳播，需要返回源頭。

事實證明，當(dāng)在PCB上鋪設(shè)AC（頻率大于幾kHz）走線時，返回電流瞬時位于下面的平面中。這是由于電磁場包含信號的實際能量并在跡線和平面之間產(chǎn)生。

因此，我們需要確保對于交流信號，我們正下方有一個參考平面。這可以是 0V，或者在某些情況下，可以是合適的參考電源平面。我們還需要確保在這個參考平面上不會產(chǎn)生任何大的空隙或分裂，如果我們這樣做了，我們不會在信號層上用跡線穿過這些分裂。這樣做會產(chǎn)生嚴重的 EMI 問題。

聲明：文章和圖片來源于網(wǎng)絡(luò)，版權(quán)歸原作者所有。如有侵權(quán)，請聯(lián)系刪除。