2024年8月21-23日，思爾芯亮相第四屆RISC-V中國峰會，與全球RISC-V生態(tài)伙伴共同探討了AI時代RISC-V架構(gòu)的未來發(fā)展。
峰會期間，由于近期思爾芯在架構(gòu)設(shè)計軟件的研發(fā)上取得了進展，該項目的成員——產(chǎn)品經(jīng)理梁琪與研發(fā)工程師被邀請至演講臺，他們?yōu)榕c會者帶來了題為《基于 RISC-V 的架構(gòu)建模及混合仿真驗證方法》的技術(shù)演講。面對當(dāng)前計算架構(gòu)日新月異的變革，梁琪深刻剖析道：“RISC-V憑借其簡潔的指令集架構(gòu)，在開源處理器中脫穎而出，前景非常廣闊。同時隨著多個領(lǐng)域的深入應(yīng)用，要發(fā)展其潛力和優(yōu)勢也將面臨很多挑戰(zhàn)?！绷虹髟敿毥榻B了思爾芯的“芯神匠”架構(gòu)設(shè)計工具，該平臺能夠一站式完成架構(gòu)設(shè)計、設(shè)計驗證，并通過不同抽象層次的建模仿真優(yōu)化IP、SoC及系統(tǒng)。同時可搭配芯神鼎、芯神瞳、芯神馳等EDA工具進行混合仿真。

針對混合仿真技術(shù)，梁琪進一步闡述了其重要性及應(yīng)用場景，包括系統(tǒng)組件間的協(xié)同仿真、不同抽象層級模型的結(jié)果對比驗證等。她強調(diào)，混合仿真技術(shù)對于提升設(shè)計驗證效率與關(guān)鍵部件的驗證是一種重要的手段。
隨后，由開發(fā)這一EDA工具的工程師深入剖析了混合仿真技術(shù)在架構(gòu)設(shè)計中的技術(shù)邏輯。他表示，思爾芯的混合仿真框架不僅基于圖形化的架構(gòu)建模方式，提供了直觀易用的操作界面，還通過緊密結(jié)合架構(gòu)建模與混合仿真驗證，實現(xiàn)了對設(shè)計錯誤的快速發(fā)現(xiàn)與精確定位，極大地提升了設(shè)計效率與質(zhì)量。

展會現(xiàn)場，思爾芯更是以一系列硬核產(chǎn)品驚艷亮相，通過生動的現(xiàn)場Demo體驗，向與會者全方位展示了其在RISC-V領(lǐng)域的技術(shù)實力與創(chuàng)新成果。其中，RISC-V香山圖形化顯示項目作為RISC-V架構(gòu)芯片設(shè)計的先鋒之作，不僅彰顯了思爾芯在原型驗證技術(shù)方面的獨特優(yōu)勢，更為RISC-V架構(gòu)的廣泛應(yīng)用樹立了新的標(biāo)桿。此外，演講中提及的架構(gòu)設(shè)計與軟件仿真的實際運行Demo，同樣吸引了眾多與會者的目光，成為展會上一大亮點。

此次RISC-V中國峰會的成功舉辦，不僅為RISC-V生態(tài)的繁榮發(fā)展注入了新的活力，也為思爾芯等優(yōu)秀企業(yè)提供了展示自我、交流合作的寶貴平臺。展望未來，思爾芯將繼續(xù)秉承創(chuàng)新精神，攜手全球生態(tài)伙伴，共同推動RISC-V架構(gòu)在AI時代的蓬勃發(fā)展，開啟計算架構(gòu)的新篇章。