—Optiver 通過包括 EPYC CPU、Solarflare 以太網(wǎng)適配器、Virtex FPGA 和 Alveo 加速卡在內(nèi)的高性能 AMD 解決方案搭建其業(yè)務基礎 —

AMD（超威，納斯達克股票代碼：AMD ）宣布，Optiver – 在超過 100 家交易所擁有交易業(yè)務的全球領先做市商 – 正在廣泛采用 AMD 高性能計算引擎，通過構建一個用作組織基礎的現(xiàn)代化基礎設施，幫助其進一步履行改善金融市場的使命。通過 AMD EPYC（霄龍）處理器、AMD Solarflare 低時延以太網(wǎng)適配器、AMD Virtex FPGA 和 AMD Alveo 自適應加速卡，Optiver 正在解決各種技術挑戰(zhàn)，以構建能夠使金融市場更加先進的系統(tǒng)。

“我們是一支由研究人員和工程師組建的團隊，并有著一個共同的愿景：構建能夠讓金融市場變得更好的系統(tǒng)。無論是挑戰(zhàn)光速以實現(xiàn)時延最小化，還是搭建世界領先的計算規(guī)模，我們正在不斷突破極限。我們需要的是能夠讓我們在納秒內(nèi)便能應對資本市場復雜多變的計算基礎設施。對我們而言，只有 AMD 的高性能產(chǎn)品才能令其成為可能，幫助我們成功且持續(xù)地適應金融市場?！?/p>

——Alexander Itkin

Optiver 美國首席技術官

“AMD 在滿足商業(yè)客戶需求方面有著獨特的優(yōu)勢，可以憑借其強大且多樣化的計算引擎產(chǎn)品組合提供令人印象深刻的性能和能效，它們 也是現(xiàn)代數(shù)據(jù)中心的兩大關鍵組成部分。我們與 Optiver 的合作就是一個很好的例子，說明了我們是如何與客戶攜手合作來突破可能性的極限，同時展示了 AMD 商業(yè)解決方案的能力以及它如何幫助我們的客戶應對當前和未來的挑戰(zhàn)?！?/p>

——Archana Vemulapalli

AMD 商業(yè)企業(yè)全球副總裁

幫助 Optiver 實現(xiàn)基礎設施現(xiàn)代化并提高業(yè)務速度和效率的 AMD 企業(yè)級產(chǎn)品包括：

AMD EPYC CPU：Optiver 正在使用第四代 AMD EPYC 處理器來搭建其所需的大規(guī)模計算，從而推動數(shù)據(jù)分析并為該公司的數(shù)據(jù)中心現(xiàn)代化和工作負載整合工作提供核心密度。

Solarflare 以太網(wǎng)適配器：Optiver 還使用了旨在為高性能電子交易環(huán)境而設計的 AMD Solarflare X2 系列以太網(wǎng)網(wǎng)絡適配器。這些適配器可以在應用層提供網(wǎng)絡接口的低級別控制。

Virtex UltraScale+ FPGA：數(shù)據(jù)的指數(shù)級增長需要固定功能硅器件之外的智能網(wǎng)絡和數(shù)據(jù)中心解決方案來提供最大吞吐量、高數(shù)據(jù)處理能力以及能夠適應不斷演進的連接標準的靈活性。AMD Virtex UltraScale+ VU23P FPGA 可以幫助 Optiver 加速其系統(tǒng)，同時保持長久的自適應性。

Alveo 加速卡：Optiver 采用了 AMD Alveo U55C 和 Alveo UL3524 自適應加速卡，后者相比前代 FPGA 技術可提供 7 倍的時延改善①。

“我們的終極目標是能夠更快的訪問數(shù)據(jù)和信息，這對滿足金融行業(yè)的獨特需求和工作流不可或缺。高性能的 Alveo 超低時延加速卡也至關重要，能夠使我們更快的傳輸更多信息。我們與 AMD 的合作幫助我們開發(fā)出了行業(yè)所需的產(chǎn)品和功能。此外，我們的合作使我們不僅能夠利用 AMD FPGA，還能通過 AMD EPYC CPU 來擴展和優(yōu)化產(chǎn)品，從而構建出高性能交易系統(tǒng)和基礎設施。”

——Kevin Sprague

Optiver 美國硬件負責人

AMD 憑借強大、創(chuàng)新且成熟的解決方案組合助力企業(yè)級客戶應對當今的種種挑戰(zhàn)。Optiver 展現(xiàn)了 AMD 計算產(chǎn)品組合的領導力，其中由多個獨立設備協(xié)作所組成的智能解決方案還能優(yōu)于其各部分之和，為公司和客戶帶來無與倫比的價值。

① 截至 2023 年 8 月 16 日，AMD 性能實驗室使用 Vivado Design Suite 2023.1，對運行在 Vivado Lab（硬件管理器） 2023.1 上的 Alveo UL3524 加速卡進行了測試?；?GTF 時延基準設計，經(jīng)過配置，可在內(nèi)部近端回送模式下啟用 GTF 收發(fā)器。GTF TX 和 RX 時鐘在大約 644MHz 的相同頻率下工作，相移為 180 度。GTF 時延基準設計通過鎖存單個空閑運行計數(shù)器的值來測量硬件中的時延。時延即為 TX 數(shù)據(jù)在 GTF 收發(fā)器處鎖存的時間與其在路由回 FPGA 架構之前在 GTF 接收器處鎖存的時間之間的差值。時延測量不包括協(xié)議開銷、協(xié)議幀、可編程邏輯 (PL) 時延、TX PL 接口設置時間、RX PL 接口時鐘輸出、包飛行時間和其它時延來源?；鶞蕼y試運行了 1,000 次，每次測試 250 幀。引用的測量結果基于 GTF 收發(fā)器“RAW 模式”，其中收發(fā)器的物理介質連接子層 (PMA) 將數(shù)據(jù)“按原樣”傳遞到 FPGA 架構。時延測量結果在此配置的所有測試運行中保持一致。系統(tǒng)制造商可能會修改配置，因此產(chǎn)生不同的結果。ALV-10