教你如何使用Xilinx SDSoC

實(shí)現(xiàn)在ARTY Z7上進(jìn)行軟硬協(xié)同設(shè)計(jì)

細(xì)心的小伙伴們可能早已留意到，在Digilent今年全新出品的Zynq評(píng)估板中，無(wú)論是第二代經(jīng)典入門級(jí)的Zynq? Board -ZYBO Z7，還是創(chuàng)客最愛的ARTY Z7，都全面支持Xilinx SDSoC開發(fā)環(huán)境。意味著如果你是一名系統(tǒng)或軟件工程師，現(xiàn)在無(wú)需深度的硬件專業(yè)知識(shí)，就能廣泛地利用Zynq? SoC，暢享超過(guò)100倍的軟件性能加速。

本篇干貨教程中，我們就將帶你入門了解如何使用Xilinx SDSoC工具來(lái)創(chuàng)建嵌入式C/C++/OpenCL應(yīng)用開發(fā)，并實(shí)現(xiàn)直接在ARTY Z7嵌入式視覺開發(fā)平臺(tái)的器件上進(jìn)行軟件設(shè)計(jì)。

01

SDSoC軟硬協(xié)同設(shè)計(jì)與其開發(fā)流程

由于集成了ARM處理器內(nèi)核與可編程邏輯，對(duì)于眾多應(yīng)用開發(fā)而言，Zynq 非常的靈活。這意味著開發(fā)人員可以將設(shè)計(jì)按不同的元素來(lái)優(yōu)化劃分，例如將其中那些高層次決策的部分放入ARM內(nèi)核（PS端），并將諸如圖像處理流水線等需要加速的部分用可編程邏輯（PL端）來(lái)實(shí)現(xiàn)。

當(dāng)然，傳統(tǒng)的Zynq開發(fā)流程會(huì)將Vivado和SDK分離開來(lái)，這種方法很難在可編程邏輯（PL）和處理系統(tǒng)（PS）之間分配功能，因此無(wú)法獲得最優(yōu)的系統(tǒng)性能。

通過(guò)SDSoC，則可以解決上述問(wèn)題。SDSoC是一個(gè)系統(tǒng)最優(yōu)編譯器，支持軟件定義的整個(gè)系統(tǒng)開發(fā)，包括PS和PL。標(biāo)準(zhǔn)的SDSoC開發(fā)流程如下：

1. 使用高層次語(yǔ)言開發(fā)應(yīng)用

2. 使用提供的性能監(jiān)視器來(lái)分析設(shè)計(jì)從而確定性能瓶頸

3. 使用SDSoC將造成性能瓶頸的功能用可編程邏輯來(lái)實(shí)現(xiàn)加速

4. 重新驗(yàn)證性能，如果有必要也可以加速其它功能模塊

正是因?yàn)楦邔哟尉C合（HLS）和互聯(lián)框架的結(jié)合才使得各種功能模塊可以在PS和PL之間輕松的轉(zhuǎn)換：

• 使用Vivado HLS加速某個(gè)功能模塊

• 分析通信功能

• 建立AXI通信

• 生成軟件存根

為了能夠使可編程邏輯獲得最佳的性能，我們需要給加速的功能模塊定義一些優(yōu)化參數(shù)，這樣才能夠確定HLS工具執(zhí)行哪些優(yōu)化操作。我們可以使用高層次語(yǔ)言（比如C/C++/OpenCL）來(lái)開發(fā)基于Zynq的設(shè)計(jì)。為了支持SDSoC的使用，我們需要一個(gè)面向SDSoC的基礎(chǔ)平臺(tái)來(lái)定義底層硬件和軟件環(huán)境。

對(duì)于Arty Z7，點(diǎn)擊「閱讀原文」，在“下載代碼”按鈕中可以找到Arty Z7對(duì)應(yīng)的SDSoC基礎(chǔ)平臺(tái)，下載之后就可以在Arty Z7上開發(fā)相關(guān)的應(yīng)用了。

02

創(chuàng)建一個(gè)新的SDSoC工程

在這一教程中，我們將探究如何使用SDSoC平臺(tái)來(lái)加速矩陣乘法的性能。

使用SDSoC工具創(chuàng)建一個(gè)新的SDSoC工程，具體操作步驟如下：File -> New -> Xilinx SDx Project。這會(huì)打開一個(gè)新工程的對(duì)話框，包括支持的平臺(tái)規(guī)范、操作系統(tǒng)選擇和示例應(yīng)用選擇。詳細(xì)圖解如下。

創(chuàng)建一個(gè)新工程：

選擇Arty7 Z7-20作為硬件平臺(tái)。這里，在新工程對(duì)話框的第二頁(yè)選擇一個(gè)新的平臺(tái)，點(diǎn)擊添加自定義平臺(tái)選項(xiàng)（add custom platform）。然后對(duì)應(yīng)找到已下載好的Arty Z7-20平臺(tái)，添加好后這個(gè)平臺(tái)就能在構(gòu)建列表中看到，在此基礎(chǔ)上我們可以選擇它應(yīng)用到我們的工程中：

選擇操作系統(tǒng)（OS）和目標(biāo)CPU：

然后選擇示例應(yīng)用：

03

SDx項(xiàng)目設(shè)置頁(yè)面

完成項(xiàng)目新建之后，將在SDSoC開發(fā)環(huán)境中看到SDx項(xiàng)目設(shè)置頁(yè)面。我們使用這個(gè)項(xiàng)目設(shè)置選項(xiàng)卡可以在PS和PL之間轉(zhuǎn)移功能。實(shí)現(xiàn)方式是：選擇“Add HW Function”按鈕，然后選擇所需要移植到PL中的功能。

如果我們想將原本在PS中運(yùn)行的功能轉(zhuǎn)移到PL中來(lái)實(shí)現(xiàn)加速，那么我們應(yīng)當(dāng)遵循以下幾條規(guī)則：

• 這個(gè)功能不能包含任何操作系統(tǒng)級(jí)的系統(tǒng)調(diào)用

• 這個(gè)功能必須完整

• C結(jié)構(gòu)體需要有界并固定大小

• 結(jié)構(gòu)體的實(shí)現(xiàn)是明確的

在項(xiàng)目設(shè)置控制面板上，我們也可以控制加速模塊和PL與PS之間數(shù)據(jù)移動(dòng)網(wǎng)絡(luò)傳遞數(shù)據(jù)的操作頻率。

SDSoC Project Settings – 此界面顯示的是SDSoC主要的控制功能：

Add HW Function界面 – 顯示可以用于加速的函數(shù)：

04

預(yù)估性能選項(xiàng)與啟動(dòng)調(diào)試器

當(dāng)SDSoC構(gòu)建時(shí)會(huì)生成必要的bin文件，我們可以將其放到SD卡中來(lái)啟動(dòng)運(yùn)行或者下載到Zynq中用于調(diào)試。構(gòu)建過(guò)程需要一定的時(shí)間，因此在很多情況下當(dāng)我們選擇一個(gè)函數(shù)用于加速時(shí)，我們可以先運(yùn)行一個(gè)功能，估計(jì)一下需要的總資源和預(yù)期的加速效果。通過(guò)在項(xiàng)目設(shè)置菜單中點(diǎn)擊“估計(jì)性能（estimate performance）”選項(xiàng)就可以實(shí)現(xiàn)上述這一步。

整個(gè)構(gòu)建過(guò)程完成后就會(huì)生成一個(gè)結(jié)果報(bào)告，估計(jì)運(yùn)行結(jié)果界面如下圖：

如果我們構(gòu)建這個(gè)設(shè)計(jì)時(shí)沒有點(diǎn)擊預(yù)估性能選項(xiàng)，那么我們可以使用調(diào)試器（debugger）像正常應(yīng)用那樣下載和運(yùn)行示例程序。要想啟動(dòng)調(diào)試器，在工程上右擊，然后選擇Debug As ->Launch on Hardware（SDSoC Debugger）。參考下圖啟動(dòng)調(diào)試界面，這里我們會(huì)將應(yīng)用下載到Arty Z7，并在編程入口使Zynq掛起。將SDSoC終端與Arty Z7 UART（串口）連接我們就可以看到示例程序的運(yùn)行結(jié)果：

05

利用好SDSoC開發(fā)環(huán)境中庫(kù)的優(yōu)勢(shì)

當(dāng)我們開發(fā)自己的SDSoC應(yīng)用時(shí)，我們需要了解SDSoC提供的庫(kù)和加速棧資源。

為了幫助開發(fā)者能夠更快地開發(fā)最終應(yīng)用，SDSoC提供了一些HLS庫(kù)，開發(fā)者可以將其應(yīng)用到自己的設(shè)計(jì)中，具體包括：

• reVison Stack– 提供了一個(gè)三元素開發(fā)棧，我們可以使用OpenCV、Caffe和一系列通用的神經(jīng)網(wǎng)絡(luò)開源框架到嵌入式視覺應(yīng)用中。reVision包括多重加速能力的OpenCV。

• 數(shù)學(xué)庫(kù)– 提供了標(biāo)準(zhǔn)數(shù)據(jù)庫(kù)可綜合的實(shí)現(xiàn)。

• IP庫(kù)– 提供了可以實(shí)現(xiàn)FFT、FIR和移位寄存器LUT功能的IP庫(kù)。

• 線性代數(shù)庫(kù)– 提供了通用線性代數(shù)功能的庫(kù)資源。

• 任意精度數(shù)據(jù)類型庫(kù)– 提供無(wú)二次冪和有符號(hào)/無(wú)符號(hào)整數(shù)任意數(shù)據(jù)長(zhǎng)度的支持，這個(gè)庫(kù)可以讓開發(fā)者更加高效的使用FPGA資源。

06

總結(jié)

通過(guò)這個(gè)項(xiàng)目中的例子，我們看到借助SDSoC，我們可以在PS與PL之間輕松地轉(zhuǎn)移軟件（SW）函數(shù)，并通過(guò)將之轉(zhuǎn)移到PL端來(lái)實(shí)現(xiàn)性能上的提升。

So，如果此刻，你已經(jīng)對(duì)利用SDSoC來(lái)實(shí)現(xiàn)軟硬協(xié)同開發(fā)與優(yōu)化產(chǎn)生了興趣，趕快拿起一塊Arty Z7，參照著教程嘗試一下快感吧！