產(chǎn)品簡述

MS5224D是一款12bit、四通道輸出的電壓型DAC，接口采用

三線串口模式，可以兼容TMS320、SPI、QSPI和Microwire串口，

數(shù)據(jù)有16bit，包括控制字節(jié)和12bit DAC數(shù)據(jù)。MS5224D電源范圍

是2.7V到5.5V。內(nèi)部集成電阻串分壓輸出接到一個AB類輸出、軌

到軌buffer，其增益是6dB放大輸出，輸出bufffer提高了穩(wěn)定性且

降低了建立時間。

MS5224D 采用 DFN12 封裝。

主要特點

?12bit 精度

?可編程建立時間 3μs 或 9μs

?兼容 TMS320、SPI、Microwire 接口

?內(nèi)部上電復位

?低功耗：5V 時 8mW，3V 時 3.6mW

?集成 REF 緩沖器

?輸出范圍是 2 倍的基準電壓

?對溫度不敏感

?軟件 Power down

?電源電壓：2.7V?5.5V

應用

?數(shù)字伺服系統(tǒng)控制

?數(shù)字補償和增益調(diào)節(jié)

?工業(yè)過程控制

?機械和移動控制設(shè)備

?大容量存儲設(shè)備

產(chǎn)品規(guī)格分類

管腳圖

管腳說明

內(nèi)部框圖

極限參數(shù)

芯片使用中，任何超過極限參數(shù)的應用方式會對器件造成永久的損壞，芯片長時間處于極限工作

狀態(tài)可能會影響器件的可靠性。極限參數(shù)只是由一系列極端測試得出，并不代表芯片可以正常工作在

此極限條件下。

推薦工作條件

電氣參數(shù)

靜態(tài) DAC 參數(shù)

注：2. 積分非線性(INL)指線性誤差，是除去零點誤差和滿幅誤差的輸出相對于理想輸出的最大偏差。

3. 微分非線性(DNL)即微分誤差，指毗鄰 LSB 的最大幅度變化。

4. 零點失調(diào)指數(shù)字輸入為零時的模擬輸出。

5. 零點失調(diào)溫漂指數(shù)字輸入為零時的模擬輸出的隨溫度的變化。

6. 增益誤差指除去零點失調(diào)之后模擬輸出和理想輸出的偏差。

7. 增益誤差溫漂指除去零點失調(diào)之后模擬輸出和理想輸出的偏差隨溫度的變化。

8. 零點電源抑制比指當數(shù)字輸入全零時，VDD 變化 5 ± 0.5 V 和 3 ± 0.3 導致輸出的變化比。

9. 滿幅輸出電源抑制比指當數(shù)字輸入全高電平時，VDD 變化 5 ± 0.5 V 和 3 ± 0.3 導致輸出的變化比。

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

應用說明

MS5224D 是一個 12bit 單電源的數(shù)模轉(zhuǎn)換器，其架構(gòu)采用電阻陣列結(jié)構(gòu)，集成了串行接口、速率

和關(guān)斷邏輯控制、基準輸入緩沖器、電阻串和輸出軌到軌放大器。

輸出電壓可以表示為：

串行接口

器件在 FS 的下降沿開始按位輸入數(shù)據(jù)（開始為高電平有效），在 16bit 都被轉(zhuǎn)移后或 FS 變高時，

內(nèi)部 DAC 更新對應的輸出電平。

數(shù)據(jù)格式

MS5224D 的數(shù)據(jù)字有兩部分構(gòu)成：控制位(D15~D12)和數(shù)字數(shù)據(jù)(D11~D0)。

電源供電旁路和地管理

為了提高系統(tǒng)性能，PCB 設(shè)計時應將模擬地和數(shù)字地分別接不同的地連接層，兩個地板面應在系

統(tǒng)的低阻抗節(jié)點處連接在一起。最好將 DAC 的 AGND 連到系統(tǒng)的模擬地，以確保模擬地電流能夠很好

的管理，且模擬地連接線的的壓降可忽略。

芯片電源和地之間應接 0.1μF 的陶瓷去耦電容，且安裝在離芯片盡可能近的地方。使用磁環(huán)可進

一步將系統(tǒng)的模擬電源和數(shù)字電源分開。

封裝外形圖

DFN12

審核編輯 黃宇

——愛研究芯片的小王