以下文章來源于XuanTie玄鐵，作者玄鐵

2025 玄鐵 RISC-V 生態(tài)大會將于 2025 年 2 月 28 日在北京舉行，西門子 EDA 將參加此次大會，展示 RISC-V 最新研究成果、探討未來發(fā)展方向。

西門子積極推進 RISC-V 生態(tài)系統(tǒng)創(chuàng)新發(fā)展

作為全球工業(yè)自動化和數(shù)字化解決方案的領(lǐng)航者，西門子在 RISC-V 領(lǐng)域占據(jù)著舉足輕重的地位。憑借其在半導(dǎo)體設(shè)計、嵌入式系統(tǒng)開發(fā)及軟件工具鏈方面的深厚積淀，西門子已成為 RISC-V 生態(tài)系統(tǒng)中的關(guān)鍵支柱之一。

西門子 EDA 是西門子旗下關(guān)鍵業(yè)務(wù)，覆蓋 IC 設(shè)計與驗證、IC 封裝與制造、電子系統(tǒng)等領(lǐng)域，并與西門子工業(yè)軟件結(jié)合，延伸至產(chǎn)品生命周期管理及分析范疇。通過持續(xù)不斷的技術(shù)研發(fā)投入，西門子 EDA 具備一系列用于 RISC-V 架構(gòu)的解決方案，包括 Veloce 硬件輔助驗證系統(tǒng)，Questa 驗證平臺, Calibre 物理驗證平臺，Tessent DFT 解決方案等等，全方位支持 RISC-V 設(shè)計與驗證，為 RISC-V 生態(tài)的發(fā)展奠定了堅實基礎(chǔ)。

西門子 EDA 與玄鐵在 RISC-V 領(lǐng)域合作共建

多年來，西門子 EDA 與玄鐵建立了緊密的合作關(guān)系，在多個層面展開了深入的交流與協(xié)作。

ETrace 技術(shù)集成

RISC-V E-Trace（Efficient Trace）定義了一種高效的處理器跟蹤方法，該方法使用分支跟蹤，適合調(diào)試從小型嵌入式設(shè)計到超級強大的計算機的任何類型的應(yīng)用程序。西門子 EDA 的 Tessent Embedded Analytics 提供了一系列集成的硬件和軟件工具，能夠加速基于 RISC-V 的 SoC 的調(diào)試。例如 Tessent 增強跟蹤編碼器的周期準確的跟蹤，使用戶能夠通過識別核心停滯的位置來優(yōu)化軟件性能。

FPGA 原型驗證平臺

為了加快新產(chǎn)品的上市速度并降低測試成本，西門子 EDA 的 Veloce proFPGA 為 IP、軟件原型和開發(fā)提供 FPGA 快速原型驗證平臺，支持多種復(fù)雜應(yīng)用場景下的功能仿真與性能評估，極大地縮短了產(chǎn)品研發(fā)周期，并以其高度的靈活性和可擴展性，適配不同規(guī)模和復(fù)雜度的項目需求，為 RISC-V 在多個領(lǐng)域的技術(shù)創(chuàng)新提供了強有力的支持。

關(guān)于玄鐵

XuanTie玄鐵 是阿里巴巴達摩院旗下品牌。團隊持續(xù)深耕 RISC-V 架構(gòu)的前沿技術(shù)創(chuàng)新及開源生態(tài)建設(shè)，致力于為數(shù)字化時代提供強大、智能、安全、開放的新型計算架構(gòu)和安全可靠的IP。截至目前，玄鐵已陸續(xù)推出系列處理器，可滿足高中低全系列性能需求。團隊積極擁抱開源，堅持開放創(chuàng)新，已逐漸構(gòu)建起以玄鐵 RISC-V 為核心的生態(tài)體系，與生態(tài)伙伴協(xié)同推動 RISC-V 芯片、開發(fā)工具、操作系統(tǒng)、應(yīng)用解決方案等不同層面的軟硬一體化發(fā)展，全力推進 RISC-V 軟硬全棧技術(shù)多領(lǐng)域發(fā)展落地，加速實現(xiàn)智能時代的萬物互聯(lián)！