CMOS技術(shù)已廣泛應(yīng)用于邏輯和存儲芯片中，成為集成電路（IC）市場的主流選擇。

關(guān)于CMOS電路

以下是一個CMOS反相器電路的示例。

從圖中我們可以看到，該電路由兩個晶體管構(gòu)成：一個是NMOS晶體管，另一個是PMOS晶體管。

當(dāng)輸入信號為高電平（邏輯1）時，NMOS晶體管導(dǎo)通，而PMOS晶體管則關(guān)閉。此時，輸出電壓被拉到接地電壓Vss，因此輸出電壓Vout為低電平（邏輯0）。

相反，如果輸入信號為低電平（邏輯0），NMOS晶體管關(guān)閉，PMOS晶體管導(dǎo)通。這樣，輸出電壓被拉到高電壓Vdd，所以輸出電壓Vout為高電平（邏輯1）。

由于CMOS電路能夠反轉(zhuǎn)輸入信號，因此被稱為反相器。這種設(shè)計是邏輯電路中的基本構(gòu)建塊之一。

在理想情況下，Vdd和Vss之間幾乎沒有電流流動，因此CMOS電路的功耗非常低。CMOS反相器的主要能耗來自于高頻開關(guān)轉(zhuǎn)換時的漏電流。與NMOS相比，CMOS的優(yōu)勢還包括更高的抗干擾能力、更低的芯片溫度、更寬的使用溫度范圍以及更少的定時復(fù)雜性。

在20世紀(jì)90年代，BiCMOS IC（結(jié)合了CMOS和雙載流子技術(shù)的集成電路）得到了迅速發(fā)展。其中，CMOS電路負(fù)責(zé)邏輯部分，而雙載流子晶體管則提高了元器件的輸入/輸出速度。然而，由于BiCMOS已不再是主流產(chǎn)品，并且在應(yīng)用電壓降至1V以下時失去實用性，因此該工藝在相關(guān)書籍中并未得到詳細(xì)討論。

CMOS工藝的發(fā)展

關(guān)于CMOS工藝的發(fā)展，我們可以追溯到20世紀(jì)80年代。

當(dāng)時的CMOS工藝中，晶體管之間的隔離采用了硅局部氧化（LOCOS）技術(shù)，取代了整面全區(qū)覆蓋式氧化。

硼磷硅玻璃（BPSG）被用作金屬沉積前的電介質(zhì)層（PMD）或中間隔離層（ILD0），以降低所需的再流動溫度。

隨著尺寸的不斷縮小，大多數(shù)圖形化刻蝕采用了等離子體刻蝕（干法刻蝕）技術(shù)，取代了濕法刻蝕。由于單層金屬線已無法滿足連接IC芯片上所有元器件的需求，因此必須使用第二金屬層。

在20世紀(jì)80年代至90年代期間，金屬線之間的介質(zhì)沉積和平坦化成為一大技術(shù)挑戰(zhàn)，即金屬層間電介質(zhì)層（IMD）的制備。在這一時期，最小的圖形尺寸從3μm縮小到了0.8μm。

CMOS的基本工藝步驟包括晶圓預(yù)處理、阱區(qū)形成、隔離區(qū)形成、晶體管制造、導(dǎo)線連接以及鈍化作用。

其中，晶圓預(yù)處理涉及外延硅沉積、晶圓清洗以及對準(zhǔn)記號刻蝕等步驟；阱區(qū)形成為NMOS和PMOS晶體管定義了器件區(qū)；隔離技術(shù)則用于建立電氣隔離區(qū)以隔絕鄰近的晶體管；晶體管制造則涉及了柵極氧化層的生長、多晶硅沉積、光刻技術(shù)、多晶硅刻蝕、離子注入以及加熱處理等關(guān)鍵步驟；導(dǎo)線連接技術(shù)則結(jié)合了沉積、光刻和刻蝕技術(shù)來定義金屬線，以便連接硅表面上的數(shù)百萬個晶體管；最后，通過鈍化電介質(zhì)的沉積、光刻和刻蝕技術(shù)將IC芯片密封起來，只保留鍵合墊區(qū)的開口以供測試和焊接使用。

進(jìn)入20世紀(jì)90年代后，IC芯片的圖形尺寸持續(xù)縮小至0.18μm以下，同時IC制造業(yè)也采用了一系列新技術(shù)。

當(dāng)圖形尺寸小于0.35μm時，淺溝槽隔離（STI）技術(shù)取代了硅局部氧化技術(shù)成為隔離區(qū)形成的主流方法。金屬硅化物被廣泛應(yīng)用于柵極和局部連線的形成中，而鎢則被廣泛用作不同金屬層間的金屬連線（即栓塞）。越來越多的生產(chǎn)線開始使用化學(xué)機(jī)械研磨（CMP）技術(shù)來形成STI、鎢栓塞以及平坦化的層間電介質(zhì)（ILD）。在這一時期，高密度等離子體刻蝕和化學(xué)氣相沉積（CVD）技術(shù)更加受歡迎，銅金屬化也開始在生產(chǎn)線上嶄露頭角。

下圖為一個具有四層銅金屬互連和一個Al/Cu合金焊盤層的CMOSIC橫截面。

21世紀(jì)半導(dǎo)體工藝德發(fā)展趨勢

進(jìn)入21世紀(jì)后，半導(dǎo)體工藝的發(fā)展趨勢包括：

采用193nm浸入式光刻技術(shù)

雙重圖形技術(shù)來提高光學(xué)光刻的精度

使用鎳硅化物取代鈷硅化物作為自對準(zhǔn)硅化物材料

采用低K層間介質(zhì)

采用高K-金屬柵來提高器件的性能；

應(yīng)用應(yīng)變硅技術(shù)

FinFET等新型器件結(jié)構(gòu)

隨著技術(shù)的不斷發(fā)展，CMOS集成電路技術(shù)已經(jīng)進(jìn)入了納米技術(shù)節(jié)點，從130nm縮小到了32nm。在這一過程中，193nm波長的光成為了主導(dǎo)的光學(xué)光刻波長，而浸入式光刻技術(shù)和雙重圖形技術(shù)的結(jié)合則進(jìn)一步推動了IC制造商縮小圖形尺寸的能力。同時，高k和金屬柵極也開始取代傳統(tǒng)的二氧化硅和多晶硅作為柵介質(zhì)和柵電極材料。此外，諸如應(yīng)變硅襯底工程等廣泛應(yīng)用的技術(shù)也通過提高載流子遷移率來提高器件的性能。

下圖顯示了一個具有選擇性外延SiGe和碳化硅的32nm CMOS截面圖，柵具有高k金屬，9層銅互連，而且無鉛焊球。