實(shí)現(xiàn)數(shù)據(jù)中心、實(shí)驗(yàn)室以及便攜式/移動環(huán)境下的快速性能原型設(shè)計(jì)

西門子的 Veloce proFPGA CS 是一款針對軟件驗(yàn)證和軟硬件系統(tǒng)集成優(yōu)化的原型系統(tǒng)。它是一款基于 FPGA 的邏輯功能驗(yàn)證級工具。

軟件驗(yàn)證過程通過模擬集成電路（ IC ）在不同輸入條件下的行為來測試和驗(yàn)證其設(shè)計(jì)功能，以確保其按預(yù)期執(zhí)行。該平臺高度靈活且經(jīng)濟(jì)實(shí)惠，支持幾乎所有設(shè)計(jì)規(guī)模，從單個 FPGA 到多個 FPGA、多刀片配置，甚至是最大型的設(shè)計(jì)。工程師需要驗(yàn)證 SoC 的邏輯功能，他們通過在周期準(zhǔn)確的環(huán)境下運(yùn)行軟件工作負(fù)載（通常帶有操作系統(tǒng)）來實(shí)現(xiàn)這一點(diǎn)。

RTL 設(shè)計(jì)仿真和基于 FPGA 的大規(guī)模原型設(shè)計(jì)是實(shí)現(xiàn) SoC、軟件以及系統(tǒng)驗(yàn)證與確認(rèn)的有力工具。仿真可以很容易地將 RTL 編譯為可執(zhí)行模型，并具有全信號可觀測性，是 RTL 設(shè)計(jì)與驗(yàn)證中不可或缺的工具?；?FPGA 的大規(guī)模原型設(shè)計(jì)可以實(shí)現(xiàn)更高的執(zhí)行速度，但靈活性會受到限制，這對于必須根據(jù) RTL 設(shè)計(jì)驗(yàn)證代碼的軟件團(tuán)隊(duì)至關(guān)重要。它們共同為全系統(tǒng)的驗(yàn)證與確認(rèn)提供了強(qiáng)大助力。

項(xiàng)目挑戰(zhàn)

如今，芯片設(shè)計(jì)的尺寸和復(fù)雜性由人工智能（ AI ）推動——用于訓(xùn)練和執(zhí)行生成式 AI 模型、為智能車輛提供支持以及進(jìn)行通用智能研究。尖端 IC 工藝、多芯片模塊和小芯片推動了芯片尺寸的增大。對于芯片廠商而言，產(chǎn)品就是芯片。只要芯片符合其數(shù)據(jù)表，那它就是準(zhǔn)確的。而對于系統(tǒng)廠商而言，產(chǎn)品則是其主板上的芯片，運(yùn)行從驅(qū)動程序和操作系統(tǒng)到應(yīng)用的整個軟件堆棧。他們必須測試的是整個集成系統(tǒng)，而不僅僅是 RTL 的各個模塊。因此，由于數(shù)據(jù)中心 CPU 和 GPU、移動平臺以及 AI 加速器等關(guān)鍵應(yīng)用需求的激增，IC 設(shè)計(jì)的規(guī)模大幅增加。在后一種情況下，對生成式 AI 模型的訓(xùn)練需求激增加之通用 AI 研究的開始，展示出對硬件資源的無盡需求。

西門子原型設(shè)計(jì)產(chǎn)品戰(zhàn)略總監(jiān) Juergen Jaeger 表示：“SoC 驗(yàn)證與確認(rèn)項(xiàng)目通常從 RTL 設(shè)計(jì)的硬件部分驗(yàn)證開始。在許多情況下，工程師會對非常早期的 RTL 設(shè)計(jì)進(jìn)行軟件模擬，包括所有組合在一起的各種系統(tǒng)組件。在某個階段，模擬器的運(yùn)行速度不夠快，客戶便會轉(zhuǎn)而采用仿真器，這使他們能夠以比模擬高得多的性能水平驗(yàn)證 RTL 設(shè)計(jì)。然后，當(dāng) RTL 設(shè)計(jì)足夠穩(wěn)定、不會每天發(fā)生變化時，就需要開始在其上運(yùn)行軟件工作負(fù)載。此時客戶往往會轉(zhuǎn)向基于 FPGA 的原型平臺。它能實(shí)現(xiàn)較之仿真更高的的性能，同時也會能承載更多的軟件工作負(fù)載，如固件、操作系統(tǒng)，有時還有應(yīng)用軟件。”

解決方案

西門子很早就開始與 AMD 開展合作，首先獲得了 AMD Versal Premium VP1902 器件的規(guī)格，而后開始開發(fā)新款 proFPGA CS 平臺的硬件和軟件。接下來是獲取機(jī)械樣品，以便西門子團(tuán)隊(duì)可以對其制造流程進(jìn)行微調(diào)。AMD Versal Premium VP1902 是一款大型器件，底層擁有數(shù)千個引腳。不久之后，雙方團(tuán)隊(duì)開始在軟件方面進(jìn)行合作，具體而言是西門子編譯和綜合工具與用于布局布線的 AMD Vivado 堆棧之間的接口。第三個合作領(lǐng)域是在調(diào)試方面，AMD Versal Premium VP1902 自適應(yīng) SoC 提供了以下功能：a）在系統(tǒng)邏輯單元數(shù)量方面，其容量至高可達(dá)前代 AMD Virtex Ultrascale+ VU19P FPGA 的 2 倍1；b）與前代 Virtex Ultrascale+ VU19P FPGA 相比，總 I/O 帶寬至高可達(dá) 2 倍2。

Veloce proFPGA CS 軟件原型設(shè)計(jì)平臺是一款高性能且完全可配置的系統(tǒng)，設(shè)計(jì)人員能夠在芯片可用之前通過大量軟件工作負(fù)載驗(yàn)證軟硬件集成。該平臺旨在提供最先進(jìn)的模塊化、可擴(kuò)展性、靈活性和可移植性，以滿足當(dāng)今硬件和軟件工程師的驗(yàn)證需求。Jaeger 表示：“這款 FPGA 原型設(shè)計(jì)解決方案由 AMD Versal Premium VP1902 自適應(yīng) SoC 提供支持，易于部署，使設(shè)計(jì)團(tuán)隊(duì)能夠快速進(jìn)行 IC 和軟件的硅前驗(yàn)證?！?/p>

Versal Premium VP1902 自適應(yīng) SoC 在 Versal 產(chǎn)品組合中提供了最高的邏輯容量、互連和外部存儲器帶寬3。Versal Premium VP1902器件擁有超過 1850 萬個邏輯單元、超過 2000 個 I/O 以及至多 160 個高速收發(fā)器，最高運(yùn)行速率可達(dá) 112 Gbps，專為挑戰(zhàn)工程極限的應(yīng)用而設(shè)計(jì)。VP1902 基于業(yè)經(jīng)驗(yàn)證的 Versal 架構(gòu)進(jìn)行構(gòu)建，不僅提供了領(lǐng)先的邏輯資源，還集成了 Arm 標(biāo)量處理器、用于 PCIe Gen5、以太網(wǎng)和內(nèi)存接口的硬化 IP，所有這些均通過 Versal 可編程片上網(wǎng)絡(luò)（ NoC ）整合在一起，從而簡化了大型設(shè)備中的數(shù)據(jù)移動。

Jaeger 解釋道：“Veloce proFPGA CS 系統(tǒng)可用于數(shù)據(jù)中心、實(shí)驗(yàn)室或臺式環(huán)境，能夠連接到 PCIe 等外部接口以及各類外圍設(shè)備。當(dāng)今產(chǎn)品中的軟件內(nèi)容呈指數(shù)級增長，盡早驗(yàn)證軟件（又稱‘左移’）是產(chǎn)品成功和加速上市進(jìn)程的關(guān)鍵?！?/p>

得益于 Veloce proFPGA CS 的高性能、高速接口和可擴(kuò)展性，軟件團(tuán)隊(duì)能夠在芯片可用之前對軟件進(jìn)行驗(yàn)證和調(diào)試。該系統(tǒng)可從單個 FPGA 或桌面上的單刀片擴(kuò)展到適用于多用戶環(huán)境的多刀片機(jī)架安裝配置。用戶可靈活定義 FPGA 數(shù)量、互連和高速協(xié)議接口，以最貼合項(xiàng)目的驗(yàn)證和性能需求。

Jaeger 還補(bǔ)充道：“Veloce 軟件消除了修改設(shè)計(jì)以適應(yīng) FPGA 的繁瑣手動任務(wù)。基于 FPGA 的大規(guī)模原型設(shè)計(jì)以更有限的可觀察性換取了更高的執(zhí)行速度，這對于必須根據(jù) RTL 設(shè)計(jì)驗(yàn)證代碼的軟件團(tuán)隊(duì)來說至關(guān)重要?！?/p>

Veloce proFPGA CS 系統(tǒng)旨在提升性能，可充分利用由 AMD Versal Premium VP1902 自適應(yīng) SoC 提供的最新 FPGA 器件技術(shù)。Veloce proFPGA CS 實(shí)現(xiàn)、調(diào)試和運(yùn)行時軟件可在全自動或用戶引導(dǎo)模式下，最大限度地提高多 FPGA 設(shè)計(jì)實(shí)現(xiàn)的性能與生產(chǎn)力。該系統(tǒng)采用模塊化和可擴(kuò)展架構(gòu)，經(jīng)濟(jì)實(shí)惠。從桌面上的單個 FPGA 系統(tǒng)或新的可互聯(lián)多 FPGA 刀片系統(tǒng)開始，可以高效擴(kuò)展至擁有數(shù)百個刀片的多用戶原型設(shè)計(jì)平臺。借助 Versal Premium VP1902 自適應(yīng) SoC 對所有 I/O 的靈活訪問能力，用戶可以配置一套綜合全面的硬件接口、存儲器、速度橋和互連電纜原型，以模擬真實(shí)系統(tǒng)。

設(shè)計(jì)成效

西門子對各種替代方案進(jìn)行了調(diào)查，并確定Versal Premium VP1902 自適應(yīng) SoC 無論在功能、時序還是器件的可用性方面，都是滿足其需求和設(shè)計(jì)目標(biāo)的最佳解決方案。

西門子 proFPGA CS 產(chǎn)品經(jīng)理 Romain Petit 表示：“AI 在西門子軟件流程中扮演重要角色。借助 AI，系統(tǒng)可以將隨機(jī) RTL 設(shè)計(jì)映射到大型 FPGA 中，例如 Versal Premium VP1902 自適應(yīng) SoC，或該器件的多個實(shí)例。這需要根據(jù)目標(biāo) SoC 設(shè)計(jì)及其運(yùn)行速度制定各種策略。AMD Vivado 設(shè)計(jì)工具根據(jù)布局和布線輸入創(chuàng)建新的芯片模型，然后利用 AI 提高結(jié)果質(zhì)量以及編譯的可靠性和穩(wěn)定性?！?/p>

進(jìn)一步了解AMD Versal Premium VU1902 自適應(yīng) SoC，請?jiān)L問官網(wǎng)產(chǎn)品專區(qū)。

1. VER-001: 基于 AMD 在 2023 年 5 月進(jìn)行的內(nèi)部分析，比較 Versal Premium VP1902 器件與 Virtex UltraScale+ VU19P 器件的系統(tǒng)邏輯單元數(shù)量。

2. VER-003: 基于 AMD 實(shí)驗(yàn)室測試，使用 A6865 封裝來仿真 AMD Versal Premium VP1902 器件的 XPIO 數(shù)據(jù)速率性能，并與 AMD Virtex UltraScale+ VU19P FPGA 的公布數(shù)據(jù)速率進(jìn)行了對比。實(shí)際結(jié)果會有所不同。

3. 產(chǎn)品選擇指南可參見：Versal Premium 系列產(chǎn)品選擇指南 (XMP463) ? 查看器 ? AMD 技術(shù)信息門戶