時(shí)源芯微 豐富的EMC整改經(jīng)驗(yàn) 歡迎咨詢(xún)

一、內(nèi)部電路噪聲

1. 電源噪聲（Power Supply Noise）

成因：

開(kāi)關(guān)電源的紋波（典型頻率：kHz~MHz）通過(guò)電源網(wǎng)絡(luò)耦合到時(shí)鐘電路。

數(shù)字電路瞬時(shí)電流突變（如CPU動(dòng)態(tài)功耗變化）導(dǎo)致電源電壓波動(dòng)（地彈/電源彈跳）。

影響：

時(shí)鐘信號(hào)幅值抖動(dòng)（AM Noise）和相位抖動(dòng)（Jitter）。

示例：某FPGA的1.2V內(nèi)核電源紋波為50mV時(shí)，可能導(dǎo)致時(shí)鐘抖動(dòng)增加5ps。

2. 地彈噪聲（Ground Bounce）

成因：

多個(gè)器件同時(shí)開(kāi)關(guān)時(shí)，地回路寄生電感（LparasiticLparasitic）引發(fā)瞬態(tài)電壓波動(dòng)（ΔV=L?didtΔV=L?dtdi）。

影響：

時(shí)鐘信號(hào)低電平抬升，導(dǎo)致邏輯誤觸發(fā)。數(shù)據(jù)：

3. 串?dāng)_（Crosstalk）

成因：

相鄰信號(hào)線通過(guò)寄生電容（Ccoupling）和互感（Mcoupling）耦合噪聲。

高速信號(hào)線（如數(shù)據(jù)總線）對(duì)時(shí)鐘線的容性/感性耦合。

影響：

時(shí)鐘信號(hào)疊加高頻毛刺（Glitch），嚴(yán)重時(shí)引發(fā)時(shí)序錯(cuò)誤。

示例：兩平行走線間距為2倍線寬時(shí)，串?dāng)_可達(dá)5%~10%。

4. 信號(hào)反射（Signal Reflection）

成因：

傳輸線阻抗不匹配（如時(shí)鐘源阻抗≠負(fù)載阻抗≠PCB走線特性阻抗）。

影響：

時(shí)鐘邊沿過(guò)沖（Overshoot）或振鈴（Ringing），增加高頻噪聲。公式：

二、外部環(huán)境干擾

1. 電磁輻射干擾（EMI）

來(lái)源：

其他設(shè)備的射頻信號(hào)（如Wi-Fi、藍(lán)牙）、開(kāi)關(guān)電源的高頻諧波、電機(jī)/繼電器電弧。

耦合路徑：

時(shí)鐘排線作為天線接收輻射噪聲，或通過(guò)空間耦合到敏感電路。

典型頻率：

傳導(dǎo)干擾：150kHz~30MHz（如CISPR標(biāo)準(zhǔn)）；輻射干擾：30MHz~10GHz。

2. 靜電放電（ESD）與瞬態(tài)脈沖

來(lái)源：

人體靜電放電（HBM模型）、雷擊感應(yīng)浪涌（IEC 61000-4-5）。

影響：

瞬時(shí)高壓（kV級(jí)）通過(guò)時(shí)鐘引腳注入，導(dǎo)致器件閂鎖或信號(hào)畸變。

三、器件與材料相關(guān)噪聲

1. 時(shí)鐘源相位噪聲（Phase Noise）

成因：

晶體振蕩器或PLL內(nèi)部電路的熱噪聲、閃爍噪聲（1/f噪聲）。

表征：

相位噪聲功率譜密度（dBc/Hz），如-100dBc/Hz @ 10kHz偏移（高性能晶振）。

2. 熱噪聲（Johnson-Nyquist Noise）

成因：

電阻等無(wú)源器件的熱運(yùn)動(dòng)產(chǎn)生白噪聲，功率譜密度 Vn=4kTRBVn=4kTRB。

影響：

對(duì)高頻時(shí)鐘（>1GHz）的相位噪聲貢獻(xiàn)顯著。

四、噪聲的級(jí)聯(lián)效應(yīng)

抖動(dòng)傳遞：時(shí)鐘噪聲通過(guò)PLL、時(shí)鐘樹(shù)傳遞至整個(gè)系統(tǒng)，放大時(shí)序誤差。

噪聲耦合循環(huán)：電源噪聲→時(shí)鐘抖動(dòng)→數(shù)字電路開(kāi)關(guān)噪聲→電源噪聲（正反饋）。

五、噪聲抑制的應(yīng)對(duì)策略

六、總結(jié)

時(shí)鐘信號(hào)的噪聲是多源頭耦合的結(jié)果，需從電源完整性、信號(hào)完整性、EMC設(shè)計(jì)三方面綜合應(yīng)對(duì)：

源頭抑制：優(yōu)化電源設(shè)計(jì)、降低地回路阻抗、減少串?dāng)_。

傳播路徑阻斷：濾波、屏蔽、阻抗匹配。

敏感端防護(hù)：ESD保護(hù)、時(shí)鐘樹(shù)抖動(dòng)容忍設(shè)計(jì)。

審核編輯 黃宇