概述
ADMV4630是一款Ku頻段上變頻器，針對(duì)各種衛(wèi)星通信(SATCOM)用戶終端進(jìn)行了優(yōu)化，工作頻率范圍為14.0 GHz至14.5 GHz。

ADMV4630本振(LO)信號(hào)可從內(nèi)部通過(guò)片內(nèi)整數(shù)N分頻(INT)頻率合成器產(chǎn)生。內(nèi)部頻率合成器的LO頻率覆蓋范圍為8.7 GHz至10.7 GHz。3 GHz至5 GHz范圍內(nèi)的輸入中頻(IF)信號(hào)上變頻為14.0 GHz至14.5 GHz的RF信號(hào)。芯片具有濾波特性以衰減LO饋通和不需要的低邊帶。該芯片還在IF輸入端集成了數(shù)字步進(jìn)衰減器，可提供高達(dá)31 dB的增益控制范圍和1 dB步進(jìn)，以便對(duì)前面的電纜損耗進(jìn)行調(diào)節(jié)。如果頻率合成器解除鎖定，則發(fā)射器輸出會(huì)自動(dòng)靜音。

數(shù)字串行外設(shè)接口(SPI)支持快速頻率和增益編程。除了數(shù)字SPI控制之外，模擬控制引腳(TX_MUTE)可快速關(guān)斷所有電路，讓接收器進(jìn)入待機(jī)模式以便省電。另一個(gè)模擬通用輸入/輸出(AGPIO)引腳可用作由片內(nèi)模數(shù)轉(zhuǎn)換器(ADC)讀取的輸入，或與絕對(duì)溫度(PTAT)電壓成正比的模擬輸出。還提供三個(gè)數(shù)字GPIO引腳，可輸出邏輯電平以使用SPI控制外部器件。

ADMV4630上變頻器采用緊湊的散熱增強(qiáng)型、6 mm × 6 mm、40引腳引腳架構(gòu)芯片級(jí)封裝(LFCSP)。ADMV4630工作殼溫范圍為?40°C至+85°C。
數(shù)據(jù)表：*附件：ADMV4630集成小數(shù)N分頻PLL和VCO的Ku頻段上變頻器技術(shù)手冊(cè).pdf

應(yīng)用

• SATCOM用戶終端

特性

• 集成PLL的IF至Ku頻段上變頻器
• RF輸出頻率范圍：14.0 GHz至14.5 GHz
• 內(nèi)部LO頻率范圍：8.7 GHz至10.7 GHz
• 噪底密度：
• 匹配50 Ω單端RF輸出和IF輸入
• 片內(nèi)功率檢波器
• 片內(nèi)ADC
• 提供發(fā)射器頻率合成器鎖定檢測(cè)
• 20 MHz時(shí)可通過(guò)四線式SPI接口編程
• 發(fā)射器靜音功能
• 40引腳、6 mm × 6 mm LFCSP封裝

框圖

引腳配置描述

典型性能特征

工作原理

參考輸入級(jí)

參考輸入級(jí)如圖56所示，可由外部單端25 MHz信號(hào)源驅(qū)動(dòng)。確保外部直流電源用于參考輸入。

參考分頻器、R計(jì)數(shù)器和參考二分頻器

內(nèi)部有一個(gè)參考倍頻2模塊（×2倍頻器，見圖56），用于生成更高的鑒相頻率（fpd）。通過(guò)設(shè)置寄存器0x20E的第3位使能參考倍頻器。

有兩個(gè)頻率分頻器：一個(gè)5比特R分頻器（1至32可選）和一個(gè)二分頻模塊。這些分頻器將輸入?yún)⒖碱l率（fref）降低，以產(chǎn)生更低的fpd。通過(guò)設(shè)置寄存器0x20E的第1位使能R計(jì)數(shù)器，將R計(jì)數(shù)器值寫入寄存器0x20C的第4 - 0位。

通過(guò)設(shè)置寄存器0x20E的第0位使能參考二分頻模塊。

整數(shù)模式和N計(jì)數(shù)器

ADMV4630合成器工作在整數(shù)模式（INT模式）。

N計(jì)數(shù)器在鎖相環(huán)（PLL）從壓控振蕩器（VCO）返回的反饋路徑中設(shè)置分頻比。分頻比由INT位值決定。用于設(shè)置INT位值的相關(guān)寄存器為0x20C和0x20L。

INT值與參考路徑相結(jié)合，可生成間隔為參考頻率（fref）和fpd的VCO頻率。fpd由參考頻率（fref）和參考路徑配置參數(shù)通過(guò)以下公式計(jì)算得出：

其中：

• D是參考倍頻器位（0或1）。
• R是5比特二進(jìn)制可編程計(jì)數(shù)器（1到31）的參考分頻比。
• T是參考二分頻比特（0或1）。

VCO頻率（fVCO）通過(guò)以下公式計(jì)算：

其中：

• fLO是驅(qū)動(dòng)混頻器的本振頻率。
• N是INT的期望取值，INT是16比特整數(shù)值（0到65535）。

鑒相鑒頻器（PFD）和電荷泵（CP）

PFD接收來(lái)自R計(jì)數(shù)器和N計(jì)數(shù)器的輸入，產(chǎn)生一個(gè)與兩個(gè)計(jì)數(shù)器之間的相位和頻率差成比例的輸出。該比例信息輸出到一個(gè)CP電路，產(chǎn)生電流以驅(qū)動(dòng)外部環(huán)路濾波器，進(jìn)而適當(dāng)?shù)卦黾踊蚪档蚔TUNE調(diào)諧電壓。

圖57展示了PFD和CP的簡(jiǎn)化原理圖。U1和U2是雙D型觸發(fā)器，U3是一個(gè)接地門。注意，PFD包含一個(gè)固定延遲元件，用于確保PFD傳遞函數(shù)中不存在死區(qū)，從而保證參考雜散電平一致。鑒于此權(quán)衡，在頻率規(guī)劃和fpd選擇時(shí)必須謹(jǐn)慎，以確保滿足合適的帶內(nèi)相位噪聲性能，同時(shí)雜散電平也在最終應(yīng)用可接受的范圍內(nèi)。

環(huán)路濾波器和電荷泵電流

為PLL定義環(huán)路濾波器取決于多個(gè)動(dòng)態(tài)因素，如PFD頻率、N計(jì)數(shù)器值、調(diào)諧靈敏度特性（kVCO）以及VCO的增益和所選的CP電流。較低的fpd允許PLL在INT模式下工作，這可以消除整數(shù)邊界雜散，但代價(jià)是帶內(nèi)相位噪聲更高。

EVAL - ADM4630Z評(píng)估板上實(shí)現(xiàn)的環(huán)路濾波器如圖58所示。CP電流（ICP）由寄存器0x22E設(shè)置。推薦使用默認(rèn)寄存器值。