來源：學(xué)習(xí)那些事

作者：前路漫漫

扇出型晶圓級封裝(FOWLP)技術(shù)

FOWLP技術(shù)概述

常規(guī)IC封裝需經(jīng)過將晶圓與IC封裝基板焊接，再將IC基板焊接至普通PCB的復(fù)雜過程。與之不同，WLP基于IC晶圓，借助PCB制造技術(shù)，在晶圓上構(gòu)建類似IC封裝基板的結(jié)構(gòu)，塑封后可直接安裝在普通PCB上 。這種創(chuàng)新的封裝方式自蘋果A10處理器采用后，在節(jié)約主板表面面積方面成效顯著。根據(jù)線路和焊腳與芯片尺寸的關(guān)系，WLP分為Fanin WLP（線路和焊腳限定在芯片尺寸以內(nèi)）和Fanout WLP（可擴展至芯片尺寸之外，甚至實現(xiàn)芯片疊層） 。

a)IC封裝 b)WLP

FOWLP技術(shù)特點

FOWLP突破了傳統(tǒng)封裝的限制，在面積擴展的同時，能夠靈活地加入有源和/或無源器件，進而形成系統(tǒng)級封裝（SIP）。相較于常規(guī)封裝技術(shù)，它具備一系列顯著優(yōu)勢。首先，可大幅增加I/O接口密度，滿足芯片日益增長的信號傳輸需求；其次，為SiP技術(shù)的延伸提供有力支持，促進系統(tǒng)集成度的提升；再者，擁有更優(yōu)良的電氣性能，信號傳輸損耗更低，以及出色的熱性能，能有效散熱，確保芯片在高負載運行時的穩(wěn)定性；此外，其可靠性更高，封裝線路更精細，為實現(xiàn)高性能、小型化的芯片封裝奠定了堅實基礎(chǔ) 。

FOWLP工藝流程

一、基本工藝流程

FOWLP的制作涵蓋重構(gòu)晶圓、再布線、植球、切割等關(guān)鍵工藝步驟。其中，重構(gòu)晶圓技術(shù)是FOWLP的核心，它決定了封裝的整體架構(gòu)和性能。而RDL技術(shù)及凸點技術(shù)與WLCSP相近，在實現(xiàn)芯片電氣連接和信號傳輸方面發(fā)揮著重要作用。依據(jù)重構(gòu)晶圓所用主要材料的差異，F(xiàn)OWLP可劃分為樹脂型、玻璃基和硅基FOWLP 。當(dāng)下，樹脂型FOWLP憑借其成本效益和工藝成熟度，成為主流的封裝形式，并進一步細分為芯片先裝/面朝下、芯片先裝/面朝上和芯片后裝/先RDL三種工藝類型。

二、樹脂型FOWLP工藝

1.芯片先裝/面朝下工藝步驟

1)在臨時載板上均勻涂覆黏結(jié)層，為后續(xù)芯片的固定提供基礎(chǔ)支撐。

2)對芯片進行嚴(yán)格測試，確保其性能達標(biāo)后，將芯片面朝下精準(zhǔn)排布到載板上，嚴(yán)格控制芯片位置，保證準(zhǔn)確無誤。

3)運用EMC（環(huán)氧模塑料）材料，通過模壓成型工藝制作重構(gòu)晶圓，并進行固化處理，使芯片與載板牢固結(jié)合為一體。

4)固化完成后，去除載板和黏結(jié)層，為后續(xù)工序創(chuàng)造條件。

5)在晶圓表面制作再布線層，實現(xiàn)芯片電氣連接的重新布局，以滿足封裝的電氣性能需求。

6)在再布線層上貼焊球，完成電氣接口的構(gòu)建，確保芯片與外部電路的可靠連接。

7)最后通過劃片工序，將重構(gòu)晶圓分割成單個封裝，得到最終的封裝產(chǎn)品。此工藝操作流程相對簡單，能夠直接埋入不同厚度的芯片和無源器件，為多樣化的芯片集成提供了極大便利。

2.芯片先裝/面朝上工藝步驟

1)首先在晶圓的芯片焊盤上制作UBM（底部金屬化層）和銅柱接觸焊墊，這是保障芯片電氣連接和信號傳輸?shù)年P(guān)鍵步驟。

2)對晶圓進行減薄切割處理，使其滿足封裝尺寸和性能要求。

3)在臨時載板上涂覆黏結(jié)層，為芯片的放置做好準(zhǔn)備。

4)將經(jīng)過測試合格的芯片面朝上精心排布到載板上，確保芯片位置準(zhǔn)確。

5)采用EMC材料，通過模壓成型工藝制作重構(gòu)晶圓，并進行固化操作。

6)固化后，對EMC進行削磨處理，精準(zhǔn)露出銅柱接觸焊墊，為后續(xù)的再布線和連接奠定基礎(chǔ)。

7)在露出的銅柱接觸焊墊上制作再布線層，并貼焊球，實現(xiàn)芯片的電氣連接。

8)去除載板和黏結(jié)層，然后進行劃片操作，將重構(gòu)晶圓分割成單個封裝。該工藝的優(yōu)勢在于封裝厚度更薄，有利于芯片散熱，并且在載板的支持下能有效改善工藝過程中的翹曲問題。但也存在局限性，如無法埋入不同高度的器件，同時芯片上預(yù)制銅柱、涂覆PI膜等操作會導(dǎo)致生產(chǎn)周期延長、成本顯著增加。此外，在露銅工藝中易出現(xiàn)銅污跡和表面沾污問題，不過可通過在銅柱焊墊完成后在晶圓表面涂覆一層PI的方法有效解決 。

芯片后裝/先RDL工藝步驟

1)先將光敏PI沉積在硅承載片上，并設(shè)置格柵陣列狀的開口，這些開口用于實現(xiàn)芯片與外部的電氣連接。

2)使用半加成法制作Cu RDL（銅再布線層），形成多層RDL結(jié)構(gòu)，同時在頂部銅線的相關(guān)位置形成帶有Sn - Ag焊料帽的銅柱凸點。

3)以高精度（芯片到晶圓3μm）將芯片倒裝鍵合到晶圓上，此時芯片的焊盤表面經(jīng)過化學(xué)鍍Ni/Pd/Au處理，以確保良好的電氣連接性能。

4)完成鍵合后，進行晶圓模壓操作，使芯片與周邊結(jié)構(gòu)牢固結(jié)合。

5)模壓完成后，移除硅承載片。

6)最后通過切割工序，將晶圓分離成單個封裝。此工藝在RDL精度方面表現(xiàn)優(yōu)異，產(chǎn)出率更高，尤其適用于集成不同高度的器件。在生產(chǎn)過程中，由于硅承載片的支撐作用，能有效改善晶圓翹曲問題，為實現(xiàn)高質(zhì)量的芯片封裝提供了有力保障。

4.不同工藝組合與特點

根據(jù)重布線工序順序和芯片放置方式的不同，F(xiàn)OWLP主要衍生出面朝上的先芯片處理、面朝下的先芯片處理和面朝下的后芯片處理三種組合工藝。面朝上的先芯片處理工藝需利用CMP將塑封層減薄，這一過程成本高昂，因此在實際應(yīng)用中較少被封裝廠采用。面朝下的先芯片處理工藝在移除載板并添加RDL制程時，容易引發(fā)翹曲問題，需要在工藝操作中提前采取防范措施。盡管存在這一挑戰(zhàn)，但該工藝憑借其自身優(yōu)勢，在封裝廠中得到了廣泛應(yīng)用，例如蘋果的A10處理器。面朝下的后芯片處理工藝先進行RDL工藝，這種方式能夠有效降低芯片封裝制程產(chǎn)生的不合格率，目前在封裝廠中也應(yīng)用較多 。

FOWLP的優(yōu)勢與挑戰(zhàn)

1.封裝與集成優(yōu)勢

FOWLP采用獨特的布線方式，能夠巧妙地埋入多種不同芯片。在形成重構(gòu)晶圓后的布線過程中，一次性實現(xiàn)多個芯片的互連，這一創(chuàng)新極大地減小了封裝尺寸，有效降低了成本。與傳統(tǒng)的倒裝芯片球柵陣列（FC - BGA）封裝相比，F(xiàn)OWLP在凸點制備完成后，無需使用封裝基板便可直接焊接在印刷電路板上，簡化了封裝流程，提高了生產(chǎn)效率 。

2.電氣與熱性能優(yōu)勢

在無源器件的處理上，F(xiàn)OWLP技術(shù)展現(xiàn)出卓越的性能。在塑封成型時，其襯底損耗更低，電氣性能更優(yōu)，外形尺寸更小。這一系列優(yōu)勢帶來了能耗更低、發(fā)熱更少的顯著效果，使得在相同功率下，芯片的工作溫度更低；或者在相同溫度時，電路運行速度更快。其厚銅線路的寄生電阻更小，襯底與塑封料間的電容更小，襯底損耗更少，電感與塑封料越接近損耗因子越小，Q值越高。此外，“消失的”基板層減小了整體尺寸，縮短了熱流通路徑，降低了熱阻，為芯片的高效穩(wěn)定運行創(chuàng)造了良好條件 。

二、FOWLP面臨的挑戰(zhàn)

1.熱相關(guān)問題

FOWLP焊接點的熱膨脹情況與BGA極為相似，在芯片和PCB之間不可避免地存在熱膨脹系數(shù)不匹配的問題。當(dāng)經(jīng)過220 - 260℃回流焊時，聚合物內(nèi)吸收的水分會迅速汽化，產(chǎn)生高內(nèi)部蒸汽壓。若膠體組成不良，就極易出現(xiàn)膠體剝落現(xiàn)象，嚴(yán)重影響封裝的可靠性和性能 。

2.工藝精度問題

在重新建構(gòu)排布過程中，維持芯片從抓取到放置于載具上的位置不發(fā)生偏移至關(guān)重要，在鑄模作業(yè)時同樣不能出現(xiàn)偏移。由于介電層開口、導(dǎo)線重新分布層與焊錫開口制作皆依賴光學(xué)光刻技術(shù)，且掩模對準(zhǔn)晶圓及曝光是一次性完成的，這對芯片位置的精確度提出了極高的要求。哪怕是微小的偏移，都可能導(dǎo)致后續(xù)工藝的偏差，影響封裝的質(zhì)量和性能 。

3.晶圓與芯片問題

芯片放置于臨時載板及重新排布過程中，會不可避免地產(chǎn)生翹曲問題。重新建構(gòu)晶圓由塑膠、硅及金屬材料組成，硅與膠體比例在三個方向上存在差異，鑄模時的熱脹冷縮會顯著影響晶圓的翹曲行為。同時，芯片放置在載板晶圓上和包覆成型過程中，會出現(xiàn)輕微移動，這一現(xiàn)象對工藝產(chǎn)生不利影響。此外，采用扇出式封裝仍存在因分割而引起的損壞問題，盡管相比其他封裝方式，其損壞程度相對較輕，但仍不容忽視 。