概述
DS4520是9位非易失(NV) I/O擴(kuò)展器，具有通過(guò)I2C兼容的串行接口控制的64字節(jié)NV用戶存貯器。與用來(lái)控制數(shù)字邏輯節(jié)點(diǎn)的硬件跳線和機(jī)械開(kāi)關(guān)相比，DS4520為用戶提供了數(shù)字可編程的替代方案。并且，每一個(gè)引腳的數(shù)字狀態(tài)可以通過(guò)串行接口讀取。每一個(gè)I/O引腳都是獨(dú)立配置的。輸出是開(kāi)漏極輸出，并具有可選的上拉。每一個(gè)輸出都能吸收12mA的電流。因?yàn)樵O(shè)備是NV的，它可以一上電就處于期望的狀態(tài)，從而能夠在上電之后立即控制數(shù)字邏輯輸入，而不用等待主機(jī)CPU來(lái)初始化控制。
數(shù)據(jù)表：*附件：DS4520 9位、I2C、非易失、輸入 輸出擴(kuò)展器與存儲(chǔ)器技術(shù)手冊(cè).pdf

應(yīng)用

• 網(wǎng)絡(luò)存儲(chǔ)器
• PC外設(shè)
• 基于RAM的FPGA域切換，支持多配置服務(wù)
• 路由器/交換機(jī)
• 選擇引導(dǎo)閃存
• 服務(wù)器
• 設(shè)置ASIC配置/結(jié)構(gòu)
• 電信設(shè)備

特性

• 機(jī)械跳線和開(kāi)關(guān)的可編程替代品
• 九個(gè)NV輸入/輸出引腳
• 64字節(jié)NV用戶存儲(chǔ)器(EEPROM)
• 兼容I2C的串行接口
• 最多8個(gè)器件可以在同一I2C總線上工作
• 具有可配置上拉的開(kāi)漏極輸出
• 輸出能吸收12mA電流
• 低功耗
• 寬工作電壓范圍(2.7V至5.5V)
• 工作溫度范圍：-40°C至+85°C

引腳配置描述

交流電氣特性

典型操作特性

框圖

詳細(xì)說(shuō)明

DS4520 包含九個(gè)雙向、非易失性（NV）輸入/輸出（I/O）引腳，以及一個(gè) 64 字節(jié)的 EEPROM 用戶存儲(chǔ)器。I/O 引腳和用戶存儲(chǔ)器可通過(guò) I2C 兼容串行總線進(jìn)行訪問(wèn)。

可編程非易失性 I/O 引腳

每個(gè)可編程 I/O 引腳由一個(gè)輸入和一個(gè)集電極開(kāi)路輸出組成，帶有一個(gè)可選擇的內(nèi)部上拉電阻。要為每個(gè) I/O 引腳啟用上拉功能，請(qǐng)寫(xiě)入上拉使能寄存器（F0h 和 F1h）。要將輸出拉低，或?qū)⑾吕?a target="_blank">晶體管置于高阻抗?fàn)顟B(tài)，請(qǐng)寫(xiě)入 I/O 控制寄存器（F2h 和 F3h）。要讀取 I/O 引腳上的電壓電平，請(qǐng)讀取 I/O 狀態(tài)寄存器（F8h 和 F9h）。要確定輸出的狀態(tài)，請(qǐng)讀取 I/O 控制寄存器和上拉電阻寄存器。I/O 控制寄存器和上拉使能寄存器均為 SRAM 映射的 EEPROM 寄存器。可以使用配置寄存器中的 SEE 位禁用寄存器的 EEPROM 寫(xiě)入操作。這樣做可以減少寫(xiě)入寄存器所需的時(shí)間，并且增加在 EEPROM 磨損之前可對(duì) I/O 引腳進(jìn)行調(diào)整的次數(shù)。

內(nèi)存映射與內(nèi)存類型

DS4520 的內(nèi)存映射見(jiàn)表 1。DS4520 中有三種不同類型的內(nèi)存：EEPROM、SRAM 映射 EEPROM 和 SRAM。指定為 EEPROM 的內(nèi)存位置是非易失性的。向這些位置寫(xiě)入內(nèi)容會(huì)在 EEPROM 寫(xiě)入周期中產(chǎn)生兩次寫(xiě)入操作，其時(shí)間特性如“AC 電氣特性”表中所示。指定為 SRAM 映射 EEPROM 的位置可通過(guò)配置寄存器（最低有效位為 F4h）中的 SEE 位配置為在兩種模式下運(yùn)行。當(dāng) SEE 位為 0（默認(rèn)值）時(shí)，該內(nèi)存位置的行為類似于 EEPROM。然而，當(dāng) SEE 位為 1 時(shí)，會(huì)寫(xiě)入影子 SRAM 而非 EEPROM。這消除了 EEPROM 寫(xiě)入時(shí)間（tWR）的問(wèn)題，同時(shí)也消除了 EEPROM 磨損的問(wèn)題。這對(duì)于需要頻繁更新 I/O 引腳的應(yīng)用來(lái)說(shuō)是理想的選擇。上電默認(rèn)狀態(tài)下，I/O 引腳配置寫(xiě)入 EEPROM（SEE = 0），上電后，可將 SEE 位寫(xiě)為 1，這樣 I/O 引腳就能定期更新到影子 SRAM。DS4520 中存在的最后一種內(nèi)存類型是標(biāo)準(zhǔn) SRAM。

從機(jī)地址和地址引腳

DS4520 的從機(jī)地址由圖 1 中所示的 A0、A1 和 A2 地址引腳的狀態(tài)決定。連接到 VCC 的地址引腳會(huì)在從機(jī)地址的相應(yīng)位位置產(chǎn)生“1”。反之，連接到 GND 的地址引腳會(huì)在從機(jī)地址的相應(yīng)位位置產(chǎn)生“0”。I2C 通信中的從機(jī)地址將在后面的 I2C 串行接口描述部分進(jìn)行說(shuō)明。

I2C 串行接口描述

I2C 定義

以下術(shù)語(yǔ)常用于描述 I2C 主設(shè)備：

• 主設(shè)備：主設(shè)備控制總線上的從設(shè)備。主設(shè)備生成 SCL 時(shí)鐘脈沖，啟動(dòng)和停止通信。
• 從設(shè)備：從設(shè)備在主設(shè)備的請(qǐng)求下發(fā)送和接收數(shù)據(jù)。
• 總線空閑或非忙狀態(tài)：停止條件和開(kāi)始條件之間的時(shí)間，此時(shí) SDA 和 SCL 均為高電平邏輯狀態(tài)。當(dāng)總線空閑時(shí)，它通常會(huì)為從設(shè)備啟動(dòng)低功耗模式。
• 開(kāi)始條件：開(kāi)始條件由主設(shè)備生成，用于啟動(dòng)與從設(shè)備的數(shù)據(jù)傳輸。主設(shè)備在保持 SCL 高電平的同時(shí)將 SDA 從高電平轉(zhuǎn)換為低電平，以生成開(kāi)始條件。有關(guān)適用的定時(shí)，請(qǐng)參見(jiàn)定時(shí)圖。
• 停止條件：停止條件由主設(shè)備生成，用于結(jié)束與從設(shè)備的數(shù)據(jù)傳輸。主設(shè)備在保持 SCL 高電平的同時(shí)將 SDA 從低電平轉(zhuǎn)換為高電平，以生成停止條件。有關(guān)適用的定時(shí)，請(qǐng)參見(jiàn)定時(shí)圖。
• 重復(fù)開(kāi)始條件：主設(shè)備可在一次數(shù)據(jù)傳輸結(jié)束時(shí)使用重復(fù)開(kāi)始條件，以表明它會(huì)立即啟動(dòng)新的數(shù)據(jù)傳輸。重復(fù)開(kāi)始條件通常在讀取操作期間用于標(biāo)識(shí)特定內(nèi)存地址，以啟動(dòng)數(shù)據(jù)傳輸。正常的重復(fù)開(kāi)始條件在總線空閑時(shí)發(fā)出。有關(guān)適用的定時(shí)，請(qǐng)參見(jiàn)定時(shí)圖。
• 位寫(xiě)入：在 SCL 為低電平狀態(tài)期間，SDA 上的數(shù)據(jù)必須保持不變。在 SCL 的上升沿期間，數(shù)據(jù)進(jìn)入高電平脈沖加上建立和保持時(shí)間要求（見(jiàn)圖 2）。在 SCL 的下降沿，設(shè)備會(huì)在 SCL 為低電平時(shí)讀取數(shù)據(jù)。