日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2025-05-27 10:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師 Sandy Macnamara

本文將使用 Clocking Wizard文檔 PG321中的“通過 AXI4-Lite 進(jìn)行動態(tài)重配置的示例”章節(jié)作為參考。

首先在 AMD Vivado Design Suite 中構(gòu)建工程。本文使用的是 VCK190 評估板。

您可使用 Vivado 中的實用設(shè)計示例作為起點。選擇 CIPS DDR PL 調(diào)試示例,其中 CIPS 已設(shè)置完成。

54d3d518-36fd-11f0-afc8-92fbcf53809c.png

在塊設(shè)計中,將 Clocking Wizard 添加到圖形界面中。鑒于我們使用的是 VCK190,因此設(shè)置 CLK_IN1 = LPDDR4 SMA CLK2。

5503a9be-36fd-11f0-afc8-92fbcf53809c.png

在“Clocking Features”選項卡上,選中“Dynamic Reconfiguration”選項卡,保留“Interface Selection”的設(shè)置“AXI4Lite”不變。

551e05d4-36fd-11f0-afc8-92fbcf53809c.png

在“Output Clocks”選項卡上,選擇兩個輸出時鐘:100 MHz 和 50 MHz。

Clocking Wizard 將生成 _drp_address_map (MIF) 文件,其中包含地址和值列表,與 Wizard 中請求的值相對應(yīng)。

您也能使用要重新配置的值來創(chuàng)建第二個 Clocking Wizard,以便生成重配置時要寫入的地址和數(shù)據(jù)。

553ca5b6-36fd-11f0-afc8-92fbcf53809c.png

選擇“Connection Automation”,將設(shè)置 Bridge IP 以將 AXI4-Lite 轉(zhuǎn)化為 NOC/CIPS 上的 AXI 接口。

55603a26-36fd-11f0-afc8-92fbcf53809c.png

在此示例中,輸出了 2 個時鐘。這些是 ILA 捕獲的 100 MHz 和 50 MHz 時鐘計數(shù)器,可以比較這 2 個計數(shù)器來直觀顯示相對頻率。

此處隨附了 BD Tcl 供您參考:

557e2b62-36fd-11f0-afc8-92fbcf53809c.png

在“Address Editor”中,可看到 Clock Wizard 的“Base Address”。在 Clock Wizard 實例中,“Base Address”為 0x201C0000000。

559bdb1c-36fd-11f0-afc8-92fbcf53809c.png

運行實現(xiàn),并寫入器件鏡像。然后選擇“Export -> Export Hardware”并選擇“Include device image”。這樣會生成包含 Clock Wizard 的 XSA 文件。


在此階段可以下載 PDI 并進(jìn)行檢查。您會看到其中一個計數(shù)器的速率是另一個計數(shù)器的兩倍。

CLK_OUT1 工作頻率為 100 MHz,時鐘設(shè)置為 c_counter_binary_1。CLK_OUT2 工作頻率為 50 MHz,時鐘設(shè)置為 c_counter_binary_2。因此,c_counter_binary_1 的工作頻率是 c_counter_binary_2 的兩倍。

55c312e0-36fd-11f0-afc8-92fbcf53809c.png

55e205b0-36fd-11f0-afc8-92fbcf53809c.png

要啟動 AMD Vitis 統(tǒng)一軟件平臺,請轉(zhuǎn)至“Tools -> Launch Vitis IDE”,并選擇或創(chuàng)建工作空間。

選擇“Create Application Project”,在“Platform”選項卡上,選中“Create a new platform from hardware (XSA)”。

56012e9a-36fd-11f0-afc8-92fbcf53809c.png

為應(yīng)用工程命名。“Domain”保留默認(rèn)設(shè)置。

對于“Templates”,如果 XSA 中有 UART(對于 VCK190,UART 包含在 CIPS 中),那么您可以選擇“Hello World”,否則,您可以選擇“Empty Application”。

我們已知 Clock Wizard 基地址為 0x201C0000000。在 Clocking Wizard 中,使用 PG 讀取 LOCKED 狀態(tài),OFFSET 為 0x4。

561b809c-36fd-11f0-afc8-92fbcf53809c.png


利用 Xil_In32 和 Xil_Out32 通過 AXI 直接讀取和寫入地址。

5633fdac-36fd-11f0-afc8-92fbcf53809c.png

在示例中,把 CLKOUT2 從 50 MHz 重配置為 25 MHz。

以下是第二個 Clocking Wizard 的 drp_address_map (MIF),其中 CLKOUT2 設(shè)為 25 MHz(而不是 50 MHz)。

在地址 0x201c0000344 處,寫入數(shù)據(jù) 0x1e1e。

564b7d4c-36fd-11f0-afc8-92fbcf53809c.png

566a8cdc-36fd-11f0-afc8-92fbcf53809c.png

569dfb76-36fd-11f0-afc8-92fbcf53809c.png

下一步是寫入并應(yīng)用該 DRP 值以配置地址:C_BASEADDR + 0x014,搭配 0x00000003 以設(shè)置 LOAD 位和 SEN 位。

56b43c2e-36fd-11f0-afc8-92fbcf53809c.png

在終端上會看到:

56d46814-36fd-11f0-afc8-92fbcf53809c.png

返回到 ILA 并觀察 c_counter_binary_1 的計數(shù)結(jié)果是否是 c_counter_binary_2 的 4 倍。

56ee580a-36fd-11f0-afc8-92fbcf53809c.png

Clocking Wizard 包含軟件驅(qū)動程序,其中包含的示例在使用 AXI DRP 時也很有幫助。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5708

    瀏覽量

    140449
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    762

    瀏覽量

    69581
  • soc
    soc
    +關(guān)注

    關(guān)注

    40

    文章

    4635

    瀏覽量

    230278
  • design
    +關(guān)注

    關(guān)注

    0

    文章

    165

    瀏覽量

    48176
  • 評估板
    +關(guān)注

    關(guān)注

    1

    文章

    1041

    瀏覽量

    31341

原文標(biāo)題:開發(fā)者分享|AMD Versal? Adaptive SoC Clock Wizard AXI DRP 示例

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 08-06 17:21 ?2219次閱讀
    在<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>上使用QEMU+協(xié)同仿真<b class='flag-5'>示例</b>

    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC 的對接。我們還將涵蓋有關(guān) IP 配置
    的頭像 發(fā)表于 01-13 14:04 ?3836次閱讀
    使用Aurora 6466b協(xié)議實現(xiàn)<b class='flag-5'>AMD</b> UltraScale+ FPGA與<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>的對接

    AMD Versal系列CIPS IP核建立示例工程

    接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進(jìn)一步講解如何來建立CIPS IP核示例工程。
    的頭像 發(fā)表于 12-05 13:34 ?1776次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>系列CIPS IP核建立<b class='flag-5'>示例</b>工程

    AMD Versal SoC刷新邊緣AI性能,單芯片方案驅(qū)動嵌入式系統(tǒng)

    宣布擴(kuò)展 AMD Versal? 自適應(yīng)片上系統(tǒng)( SoC )產(chǎn)品組合,推出全新第二代 Versal AI Edge 系列和第二代 Versal
    的頭像 發(fā)表于 04-11 09:06 ?5272次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>SoC</b>刷新邊緣AI性能,單芯片方案驅(qū)動嵌入式系統(tǒng)

    AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理

    本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4442次閱讀

    《電子發(fā)燒友電子設(shè)計周報》聚焦硬科技領(lǐng)域核心價值 第13期:2025.05.26--2025.05.30

    同角度來看的話,容差的處理方式可能有所不同。 12、AMD Versal Adaptive SoC Clock
    發(fā)表于 05-30 19:39

    Versal CPM AXI Bridge模式的地址轉(zhuǎn)換

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的頭像 發(fā)表于 05-10 09:47 ?3656次閱讀
    <b class='flag-5'>Versal</b> CPM <b class='flag-5'>AXI</b> Bridge模式的地址轉(zhuǎn)換

    AMD Versal SoC全新升級邊緣AI性能,單芯片方案驅(qū)動嵌入式系統(tǒng)

    宣布擴(kuò)展 AMD Versal? 自適應(yīng)片上系統(tǒng)( SoC?)產(chǎn)品組合,推出全新第二代 Versal?AI Edge?系列和第二代 Versal
    的頭像 發(fā)表于 04-09 21:32 ?2412次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> <b class='flag-5'>SoC</b>全新升級邊緣AI性能,單芯片方案驅(qū)動嵌入式系統(tǒng)

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計CED示例

    本文可讓開發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CP
    的頭像 發(fā)表于 05-10 09:39 ?1973次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> CPM PCIE PIO EP設(shè)計CED<b class='flag-5'>示例</b>

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設(shè)計和驅(qū)動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計和啟動流程。
    的頭像 發(fā)表于 09-18 10:07 ?2994次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b> CPM5 QDMA的Tandem PCIe啟動流程介紹

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計的重大
    的頭像 發(fā)表于 11-22 13:54 ?1844次閱讀

    如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

    在功耗敏感的系統(tǒng)里,我們通常會在系統(tǒng)空閑的時候?qū)⑾到y(tǒng)休眠,然后可以通過一些外設(shè)的輸入來喚醒系統(tǒng),比如 Uart、USB 和 GPIO。AMD Versal?Adaptive SoC
    的頭像 發(fā)表于 12-17 10:07 ?1559次閱讀
    如何通過PMC_GPIO喚醒<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? <b class='flag-5'>Adaptive</b> <b class='flag-5'>SoC</b> Linux系統(tǒng)

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時,按照 IP 的默認(rèn)設(shè)置,在 IP wizard 中使能了“Internal Responder
    的頭像 發(fā)表于 01-10 13:33 ?1789次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b> DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) SoC 器件的 Advanced Flo
    的頭像 發(fā)表于 01-17 10:09 ?1601次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請注意,Advance
    的頭像 發(fā)表于 01-23 09:33 ?1877次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應(yīng)<b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)
    腾冲县| 天水市| 台中县| 龙游县| 舟山市| 高青县| 左贡县| 湖北省| 英吉沙县| 武胜县| 龙海市| 稷山县| 布尔津县| 山丹县| 沁源县| 乌苏市| 洞头县| 西乡县| 湖州市| 化州市| 伊金霍洛旗| 图木舒克市| 平凉市| 陕西省| 黄陵县| 许昌市| 永胜县| 宁安市| 南乐县| 通渭县| 崇左市| 武冈市| 汝南县| 霍州市| 花莲市| 宜黄县| 祁东县| 古丈县| 多伦县| 香河县| 六枝特区|