*本指南內(nèi)容涵蓋了在嵌入式設(shè)計(jì)中使用 MicroBlaze 處理器、含存儲(chǔ)器 IP 核的設(shè)計(jì)、IP integrator 中的復(fù)位和時(shí)鐘拓?fù)浣Y(jié)構(gòu)。獲取完整版《 MicroBlaze 處理器嵌入式設(shè)計(jì)用戶(hù)指南》，請(qǐng)至文末掃描二維碼進(jìn)行下載。

器件工具流程概述

AMD Vivado 工具基于處理器提供了特定的編程流程。Vivado IDE 使用 IP integrator 搭配圖形化連接屏幕以指定器件、選擇外設(shè)和配置硬件設(shè)置。

您可使用 IP integrator 在 XML 格式的應(yīng)用程序中捕獲硬件平臺(tái)信息并導(dǎo)出，搭配其他數(shù)據(jù)文件來(lái)為 AMD 處理器開(kāi)發(fā)設(shè)計(jì)。各軟件設(shè)計(jì)工具使用 XML 來(lái)執(zhí)行以下任務(wù)。

創(chuàng)建并配置板級(jí)支持包（ BSP ）庫(kù)

推斷編譯器選項(xiàng)

對(duì)處理器邏輯 （ PL ）進(jìn)行編程

定義 JTAG 設(shè)置

自動(dòng)執(zhí)行需要有關(guān)硬件的信息的其他操作

AMD MicroBlaze 嵌入式處理器是精簡(jiǎn)指令集計(jì)算機(jī)（ RISC ）核，專(zhuān)為在 AMD 現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA 和自適應(yīng) SoC ）中實(shí)現(xiàn)而優(yōu)化。

要?jiǎng)?chuàng)建嵌入式 MicroBlaze 處理器設(shè)計(jì)，請(qǐng)參閱第 2 章：在嵌入式設(shè)計(jì)中使用 MicroBlaze 處理器，以便了解如何使用 IP integrator 和其他 AMD 工具。如需了解更多處理器信息，請(qǐng)參閱《 MicroBlaze 處理器嵌入式設(shè)計(jì)用戶(hù)指南》

AMD 提供了設(shè)計(jì)工具，用于為 AMD 處理器開(kāi)發(fā)和調(diào)試軟件應(yīng)用，包括但不限于：

軟件 IDE

基于 GNU 的編譯器工具鏈

調(diào)試工具

這些工具支持您開(kāi)發(fā)無(wú)需操作系統(tǒng)的裸機(jī)應(yīng)用和用于基于開(kāi)源 Linux 操作系統(tǒng)的應(yīng)用。

AMD 提供硬件設(shè)計(jì)和軟件開(kāi)發(fā)集成，并支持集成流程向下延伸至 AMD Vitis 軟件平臺(tái)。Vitis 是獨(dú)立產(chǎn)品，可從 AMD 網(wǎng)站下載。如需了解有關(guān)該工具使用方法的更多信息，請(qǐng)參閱《 Vitis 統(tǒng)一軟件平臺(tái)文檔》。

按設(shè)計(jì)進(jìn)程瀏覽內(nèi)容

AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織，以便幫助您查找當(dāng)前開(kāi)發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁(yè)面上訪問(wèn) AMD Versal 自適應(yīng) SoC 設(shè)計(jì)進(jìn)程。您還可以使用設(shè)計(jì)流程助手來(lái)更深入了解設(shè)計(jì)流程，并找到特定于預(yù)期設(shè)計(jì)需求的內(nèi)容。本文檔涵蓋了以下設(shè)計(jì)進(jìn)程：

嵌入式軟件開(kāi)發(fā)：基于硬件平臺(tái)來(lái)創(chuàng)建軟件平臺(tái)，并使用嵌入式 CPU 開(kāi)發(fā)應(yīng)用代碼。還涵蓋 XRT 和計(jì)算圖 API。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括：

第 2 章：在嵌入式設(shè)計(jì)中使用 MicroBlaze 處理器

硬件、IP 和平臺(tái)開(kāi)發(fā)：為硬件平臺(tái)創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評(píng)估 AMD Vivado 時(shí)序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開(kāi)發(fā)硬件平臺(tái)。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括：

第 3 章：含存儲(chǔ)器 IP 核的設(shè)計(jì)

第 4 章：IP integrator 中的復(fù)位和時(shí)鐘拓?fù)浣Y(jié)構(gòu)