隨著高性能人工智能算法的快速發(fā)展，芯粒（Chiplet）集成系統(tǒng)憑借其滿足海量數(shù)據(jù)傳輸需求的能力，已成為極具前景的技術方案。該技術能夠提供高速互連和大帶寬，減少跨封裝互連，具備低成本、高性能等顯著優(yōu)勢，獲得廣泛青睞。但芯粒集成中普遍存在供電電流大、散熱困難等問題，導致其面臨嚴峻的電遷移可靠性挑戰(zhàn)。針對工藝層次高度復雜的芯粒集成系統(tǒng)，如何實現(xiàn)電遷移問題的精確高效仿真，并完成電遷移效應與熱效應的耦合分析，已成為先進封裝可靠性EDA工具領域的重點研究方向。

為應對上述挑戰(zhàn)，中國科學院微電子研究所EDA中心孫澤宇研究員與徐勤志研究員團隊合作開發(fā)了一種針對芯粒集成系統(tǒng)中TSV互連的電遷移-熱耦合仿真模型。該模型利用時域有限差分法（FDTD），建立了一套涵蓋電遷移空洞成核期與完整生長過程的全流程電-熱-應力綜合分析方法，能夠精確計算電子流導致的靜水應力。研究還構建了包含散熱器的異質集成系統(tǒng)全芯片熱模型，應用有限體積元方法（FVM）進行全局電熱協(xié)同仿真，在嚴格遵循熱傳導方程守恒原理的同時，大幅提升了計算效率。尤為關鍵的是，該模型通過整合電遷移-熱遷移與焦耳熱效應的仿真，能夠在統(tǒng)一框架下解析應力演變、空洞生長、電阻變化和焦耳熱效應之間的相互作用機制。模型驗證結果表明，與業(yè)界商用有限元工具COMSOL相比，仿真誤差僅為0.61%；與實驗數(shù)據(jù)相比，其電遷移壽命預測誤差較現(xiàn)有主流方法顯著降低了76.4%。該模型還能準確反映不同分析階段溫度和電流密度對電遷移過程的主導作用。

?

此項研究成果以“ChipletEM: Physics-Based 2.5D and 3D Chiplet Heterogeneous Integration Electromigration Signoff Tool Using Coupled Stress and Thermal Simulation”為題，在第62屆國際設計自動化會議（DAC）上進行了口頭報告。孫澤宇研究員為論文第一作者，徐勤志研究員和微電子所EDA中心李志強研究員為共同通訊作者。該研究工作獲得了中國科學院戰(zhàn)略性A類先導專項、國家自然科學基金、中國科學院青年交叉團隊等項目的資助。

圖1：整體電遷移仿真流程

?

圖2：電遷移應力分析結果

?

圖3：不同時間段電遷移整體應力分布

審核編輯 黃宇