該CDCDB2000是一款 20 輸出 LP-HCSL，符合 DB2000QL 標準，時鐘緩沖器，能夠為 PCIe Gen 1-7、QuickPath 互連 （QPI）、UPI、SAS 和 SATA 接口分配參考時鐘。SMBus、SBI 和 8 個輸出使能引腳允許單獨配置和控制所有 20 個輸出。該CDCDB2000是DB2000QL導數(shù)緩沖器，滿足或超過DB2000QL規(guī)范中的系統(tǒng)參數(shù)。該CDCDB2000采用 6mm × 6mm TLGA/GQFN 封裝，具有 80 個引線。
*附件：cdcdb2000.pdf

特性

• 20 個 LP-HCSL 輸出，集成 85Ω 輸出端接
• 8 個硬件輸出使能 （OE#） 控件
• DB2000QL濾波器后的附加相位抖動：< 0.08ps rms
• 支持 PCIe Gen 6 和 Gen 7 通用時鐘 （CC） 和單獨參考 （IR） 架構(gòu)
  • 擴頻兼容
• 周期間抖動：< 50ps
• 輸出到輸出偏斜：< 50ps
• 輸入到輸出延遲：< 3ns
• 3.3V 內(nèi)核和 IO 電源電壓
• 硬件控制的低功耗模式 （PD#）
• 用于PD#模式下輸出控制的邊帶接口（SBI）
• 9 個可選的 SMBus 地址
• 功耗：< 600mW
• 6mm × 6mm、80引腳TLGA/GQFN封裝

參數(shù)

方框圖

?1. 產(chǎn)品概述?
CDCDB2000是一款符合DB2000QL標準的20輸出LP-HCSL時鐘緩沖器，專為PCIe Gen 1至Gen 7、QPI、UPI、SAS和SATA接口設計。其核心特性包括：

• ?20路LP-HCSL輸出?：集成85Ω終端電阻，支持PCIe Gen 6/7的公共時鐘（CC）和獨立參考（IR）架構(gòu)。
• ?低抖動性能?：附加相位抖動<0.08ps RMS，周期抖動<50ps，輸出間偏斜<50ps。
• ?靈活控制?：8個硬件輸出使能（OE#）引腳、SMBus接口和側(cè)邊帶接口（SBI）實現(xiàn)多模式輸出配置。
• ?低功耗?：功耗<600mW，支持硬件低功耗模式（PD#）。
• ?封裝?：6mm×6mm 80引腳TLGA/GQFN封裝。

?2. 關鍵特性?

• ?時鐘分配?：支持100MHz輸入，可分配至20路差分輸出。
• ?兼容性?：兼容PCIe Gen 1-7，支持擴頻時鐘。
• ?控制接口?：
  • ?SMBus?：9個可選地址，支持寄存器編程控制輸出狀態(tài)。
  • ? 側(cè)邊帶接口（SBI） ?：3線串行接口（DATA/CLK/SHFT_LD#）實現(xiàn)快速配置。
• ?熱管理?：結(jié)溫范圍-40°C至125°C，32.7°C/W熱阻（結(jié)到環(huán)境）。

?3. 應用場景?

• 微服務器/塔式服務器
• 存儲區(qū)域網(wǎng)絡（SAN）和主機總線適配器卡
• 網(wǎng)絡附加存儲（NAS）
• 硬件加速器

?4. 電氣特性?

• ?電源電壓?：3.3V±5%（核心與I/O）。
• ?輸入時鐘?：支持50-250MHz差分輸入（LP-HCSL格式）。
• ?輸出驅(qū)動?：每通道200mA驅(qū)動電流，85Ω差分阻抗。

?5. 功能模式?

• ?輸出使能控制?：通過SMBus寄存器或OE#引腳獨立控制每路輸出。
• ?電源管理?：CKPWRGD_PD#引腳實現(xiàn)上電時序控制與低功耗模式切換。

?6. 封裝與布局?

• ?引腳配置?：80引腳TLGA封裝，頂部視圖與引腳功能詳見文檔第4章。
• ?PCB設計建議?：
  • 差分走線阻抗85Ω，減少樁線（stub）。
  • 電源去耦：每VDD引腳就近放置0.1μF電容。

?7. 參考設計?
典型應用框圖展示時鐘發(fā)生器通過CDCDB2000分配至多個PCIe端點，支持SMBus或SBI控制邏輯。

?8. 文檔支持?

• 提供TICS Pro軟件工具用于寄存器配置。
• 詳細寄存器映射表（地址0h-Ah）涵蓋輸出使能、狀態(tài)回讀、廠商ID等功能。