引言

在 5G 乃至未來 6G 通信網(wǎng)絡(luò)中，基站作為核心基礎(chǔ)設(shè)施，其內(nèi)部射頻拉遠(yuǎn)單元（RRU）與基帶處理單元（BBU）之間的數(shù)據(jù)傳輸效率，直接決定了通信質(zhì)量與網(wǎng)絡(luò)性能。而 CPRI（通用公共無線電接口）協(xié)議，正是保障這一傳輸過程高效、穩(wěn)定的關(guān)鍵技術(shù)標(biāo)準(zhǔn)。今天，我們就帶大家深入解讀西安智多晶微電子有限公司的 CPRI 協(xié)議演示方案，看看這項技術(shù)如何為無線通信賦能。

CPRI 協(xié)議Demo介紹

CPRI Demo中的核心模塊CPRI基于智多晶的SERDES IP核實現(xiàn)信號的高速傳輸，在Seal 5000高性能FPGA系列SA5T-100-D0可以支持到10Gbps。Demo使用了兩塊SA5T-100-D0開發(fā)板，一塊作為主端，另一塊作為從端。兩塊開發(fā)板之間通過FMC子板連接的光模塊進(jìn)行交互，負(fù)責(zé)將FPGA輸出的電信號轉(zhuǎn)換為光信號，或接收光信號并還原為電信號，實現(xiàn)10Gbps速率的光傳輸。板載100MHz差分時鐘晶振作為整個系統(tǒng)的時鐘源，內(nèi)置SERDES的CDR技術(shù)保障了數(shù)據(jù)傳輸?shù)馁|(zhì)量。

Demo傳輸系統(tǒng)示意圖

在Demo演示環(huán)境中，CPRI主端利用信號生成模塊來模擬用戶并行輸入信號，CPRI Master模塊會與SERDES之間進(jìn)行時鐘、數(shù)據(jù)和控制信號的交互。串行數(shù)據(jù)通過光模塊傳輸至另一開發(fā)板的SERDES，同樣與CPRI從端進(jìn)行交互。CPRI Slave模塊解析并恢復(fù)主端發(fā)送的數(shù)據(jù)，然后Check模塊會對輸出的數(shù)據(jù)進(jìn)行校驗，以提示是否有比特錯誤。

Demo效果

信號生成模塊產(chǎn)生4通道、12位I/Q信號，通過從端的錯誤檢測和計數(shù)器，對接收到的數(shù)據(jù)進(jìn)行誤碼率評估，從端能夠正確恢復(fù)主端發(fā)送數(shù)據(jù)，實測誤碼率為0。

Demo特性

支持4通道、12位并行差分?jǐn)?shù)據(jù)輸入；

支持10Gbps數(shù)據(jù)傳輸；

能夠恢復(fù)數(shù)據(jù)和時鐘；

具備數(shù)據(jù)校驗功能；

應(yīng)用場景

6.4G、8G和10G速率的光纖數(shù)據(jù)傳輸；

基帶信號與射頻信號的高速、穩(wěn)定交互；

ADC多通道輸入信號的高速傳輸；