Silicon Labs（亦稱“芯科科技”）最新發(fā)布的Si5332任意頻率的時(shí)鐘發(fā)生器可以為10/25/100G 數(shù)據(jù)中心的時(shí)鐘設(shè)計(jì)提供最高級別的集成度，包含通信和工業(yè)應(yīng)用程序中的完整時(shí)鐘樹整合，進(jìn)而降低系統(tǒng)的物料成本并加快開發(fā)時(shí)程。

Si5332采用 Silicon Labs 專有的 MultiSynth 分頻技術(shù)，在任何輸出上都提供 0ppm 準(zhǔn)確度的部分時(shí)鐘合成，該設(shè)備還包括一個(gè)可選的嵌入式參考水晶和多達(dá)7個(gè)用戶定義的硬件輸入插口，可以作為輸出支持一個(gè)或多個(gè)輸出、頻率控制、擴(kuò)展頻譜支持或輸入引用選擇。

我們更提供完整的ClockBuilder開發(fā)工具支持，讓工程師可以使用此一專業(yè)軟件快速而輕松地配置Si5332，既可以做到預(yù)先編程，也可以在系統(tǒng)內(nèi)編程選項(xiàng)中使用。歡迎點(diǎn)擊“閱讀原文”至相應(yīng)產(chǎn)品網(wǎng)頁了解更多信息。

高集成的單芯片時(shí)鐘樹解決方案

Si5332可以說是目前行業(yè)內(nèi)同級產(chǎn)品中具備最高的外設(shè)器件和功能集成度的時(shí)鐘產(chǎn)品，其特色如下：

6/8/12 - 輸出設(shè)備在 32/40/48 引腳 QFN 中可用

175fs RMS phase jitter TYP on outputs up to 333.33MHz

1.8 V - 3.3 V 操作和輸出電壓

行業(yè)領(lǐng)先的電路消耗（小于 300mA，最高達(dá) 8 個(gè)輸出）

MultiSynth 分?jǐn)?shù)合成和整數(shù)分頻器

LVDS，LVPECL，HCSL，LVCMOS 輸出格式PCIe Gen1/2/3/4 合規(guī)

滿足高速互聯(lián)的抖動要求，包括 CCIX、OpenCapi 和 NVLInk

兩種獨(dú)立的擴(kuò)展頻譜高達(dá) 2.5%（向下或中心）

撓性交叉點(diǎn) mux 輸出路徑

ClockBuilder Pro 配置簡化時(shí)鐘樹設(shè)計(jì)。

在不犧牲電力的情況下將抖動性能最大化

Si5332抖動性能已優(yōu)化，從而滿足 10/25/100G 數(shù)據(jù)中心、通信和工業(yè)市場的參考時(shí)鐘要求。集成的芯片噪聲調(diào)節(jié)消除了對外部 LDO 和被動網(wǎng)絡(luò)的需要，為板和電源噪聲提供了額外的免疫力，減少對輸出時(shí)鐘抖動性能的影響。

實(shí)現(xiàn)低抖動通常以高電流消耗為代價(jià)。Si5332打破這一障礙，達(dá)到目前的消耗水平- 相比競爭的解決方案要低 50%，以幫助在能源友好的應(yīng)用中滿足系統(tǒng)當(dāng)前消耗預(yù)算。

156.25MHz Output Clock Phase Jitter of 175fs RMS

高度的編程靈活性

用戶可以使用 ClockBuilder Pro軟件工具在短短幾分鐘內(nèi)創(chuàng)建定制完全匹配系統(tǒng)時(shí)鐘需求的配置文件。該設(shè)備具有多達(dá) 7 用戶可定義的硬件輸入引腳，可被分配到多個(gè)不同的功能，包括一個(gè)或多個(gè)輸出的輸出允許、頻率控制、擴(kuò)展頻譜支持，或輸入?yún)⒖碱l率選擇。一旦配置文件完成，便可以立即生成部件編號，在不到 2 周時(shí)間內(nèi)就可以得到樣品。