在當(dāng)今高速發(fā)展的電子技術(shù)領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是許多系統(tǒng)中的關(guān)鍵環(huán)節(jié)。德州儀器（TI）的ADS5277作為一款8通道、10位、65MSPS的模數(shù)轉(zhuǎn)換器（ADC），憑借其出色的性能和豐富的特性，在便攜式超聲系統(tǒng)、磁帶驅(qū)動(dòng)器和測(cè)試設(shè)備等應(yīng)用中表現(xiàn)卓越。本文將深入剖析ADS5277的特性、電氣參數(shù)、工作原理以及使用中的注意事項(xiàng)，為電子工程師在設(shè)計(jì)中提供全面的參考。

文件下載：ads5277.pdf

特性亮點(diǎn)

集成PLL與數(shù)據(jù)序列化

ADS5277集成了鎖相環(huán)（PLL），將輸入的ADC采樣時(shí)鐘乘以12倍。這個(gè)高頻時(shí)鐘用于數(shù)據(jù)序列化和傳輸過(guò)程。每個(gè)內(nèi)部ADC的10位輸出被序列化為12位字，其中2個(gè)最低有效位（LSBs）為零，其余10位對(duì)應(yīng)ADC的輸出。這種格式確保了接口與家族中的12位部件兼容。除了八個(gè)數(shù)據(jù)輸出外，還傳輸位時(shí)鐘和字時(shí)鐘，位時(shí)鐘速度是采樣時(shí)鐘的6倍，字時(shí)鐘速度與采樣時(shí)鐘相同。

高性能與低功耗

ADS5277具有65MSPS的最大采樣率和10位分辨率，無(wú)缺失碼。內(nèi)部參考模式下總功耗為911mW，外部參考模式下為845mW，采用CMOS技術(shù)，同時(shí)具備采樣保持功能。在5MHz中頻下，信噪比（SNR）達(dá)到61.7dBFS，數(shù)字/模擬電源為3.3V，采用序列化LVDS輸出，有效減少了接口線數(shù)量和封裝尺寸。

靈活的參考選擇

該ADC提供內(nèi)部參考，也可選擇外部參考。內(nèi)部參考模式可實(shí)現(xiàn)最佳性能，同時(shí)支持集成幀和位模式，LVDS時(shí)鐘輸出電流可選擇加倍，有四種LVDS電流模式，引腳和格式與家族其他產(chǎn)品兼容。

電氣參數(shù)

絕對(duì)最大額定值

了解ADS5277的絕對(duì)最大額定值對(duì)于確保設(shè)備的安全運(yùn)行至關(guān)重要。模擬電源電壓范圍（AVDD）為 -0.3V至 +3.8V，輸出驅(qū)動(dòng)器電源電壓范圍（LVDD）同樣為 -0.3V至 +3.8V，各引腳的電壓范圍也有明確限制。工作自由空氣溫度范圍為 -40°C至 +85°C，結(jié)溫為 +105°C，存儲(chǔ)溫度范圍為 -65°C至 +150°C。

推薦工作條件

在推薦工作條件下，模擬電源電壓（AVDD）和輸出驅(qū)動(dòng)器電源電壓（LVDD）為3.0V至3.6V，外部參考模式下的參考電壓也有相應(yīng)的范圍要求。ADCLK輸入采樣率為20MSPS至65MSPS，時(shí)鐘占空比為45%至55%。

直流精度與功率要求

直流精度方面，ADS5277無(wú)缺失碼，差分非線性（DNL）和積分非線性（INL）在5MHz輸入頻率下分別為 -0.5LSB至 +0.5LSB和 -1.0LSB至 +1.0LSB。偏移誤差在 -0.75%FS至 +0.75%FS之間。功率要求方面，內(nèi)部參考模式下模擬部分（AVDD）功耗為718mW，輸出驅(qū)動(dòng)器（LVDD）為193mW，總功耗為911mW；外部參考模式下總功耗為845mW。

交流特性

交流特性中，無(wú)雜散動(dòng)態(tài)范圍（SFDR）在不同輸入頻率下表現(xiàn)出色，如在5MHz輸入頻率下達(dá)到85dBc。二階諧波失真（HD2）和三階諧波失真（HD3）也有良好的指標(biāo)，信噪比（SNR）在5MHz輸入頻率下為61.7dBFS。

工作原理

整體架構(gòu)

ADS5277由高性能采樣保持電路和10位ADC組成。輸入的采樣時(shí)鐘通過(guò)精心匹配的時(shí)鐘緩沖樹(shù)為八個(gè)通道生成采樣時(shí)鐘，PLL將輸入時(shí)鐘乘以12倍，為序列化器提供所需的高頻時(shí)鐘。ADC采用流水線轉(zhuǎn)換器架構(gòu)，確保了良好的差分線性度和無(wú)缺失碼。

數(shù)據(jù)序列化與傳輸

ADC的輸出經(jīng)過(guò)序列化器，將10位數(shù)據(jù)和2個(gè)填充位序列化為12位字，并以LSB優(yōu)先的方式傳輸。序列化器還生成1倍和6倍時(shí)鐘，與數(shù)據(jù)保持完美同步。LVDS緩沖器用于外部數(shù)據(jù)傳輸，減少了輸出引腳數(shù)量，降低了功耗和數(shù)字噪聲對(duì)模擬電路的影響。

參考電路設(shè)計(jì)

參考電路設(shè)計(jì)方面，內(nèi)部參考模式下，REF_T和REF_B的標(biāo)稱值分別為1.95V和0.95V，VCM為1.45V。外部參考模式下，需確保外部參考電壓的共模電壓與VCM匹配在50mV以內(nèi)。所有內(nèi)部偏置電流通過(guò)I_SET引腳的外部電阻設(shè)置，推薦使用56.2kΩ電阻。

時(shí)鐘與LVDS緩沖器

八個(gè)通道使用單個(gè)ADCLK輸入，時(shí)鐘樹(shù)網(wǎng)絡(luò)確保各通道的孔徑延遲和抖動(dòng)一致。PLL生成50%占空比的時(shí)鐘和12倍時(shí)鐘，用于ADC采樣和數(shù)據(jù)序列化。LVDS緩沖器有四個(gè)電流設(shè)置，輸出阻抗高，必要時(shí)可使用100Ω終端電阻減少反射影響。

使用注意事項(xiàng)

噪聲耦合與電源隔離

高速混合信號(hào)容易受到噪聲耦合的影響，ADS5277通過(guò)明確劃分模擬和數(shù)字域，使用多個(gè)引腳驅(qū)動(dòng)電源和地，以及在板上使用地平面和大去耦電容，減少了數(shù)字到模擬部分的噪聲耦合。建議使用單獨(dú)的電源驅(qū)動(dòng)AVDD和LVDD，以及單獨(dú)的地平面。

電源管理與復(fù)位

ADS5277具有電源管理功能，PD引腳可使設(shè)備進(jìn)入電源關(guān)斷模式，單個(gè)通道也可通過(guò)編程寄存器選擇性地關(guān)斷電源。時(shí)鐘停止監(jiān)測(cè)電路可在ADCLK停止時(shí)降低功耗。在電源穩(wěn)定后，需要給設(shè)備一個(gè)有效的RESET脈沖，確保內(nèi)部寄存器復(fù)位到默認(rèn)值。

PCB布局

ADS5277采用PowerPAD熱增強(qiáng)封裝，PCB布局時(shí)需參考相關(guān)技術(shù)文檔，確保熱效率的優(yōu)化。同時(shí)，對(duì)于高速LVDS輸出的接口設(shè)計(jì)，可參考TI的應(yīng)用報(bào)告。

總結(jié)

ADS5277作為一款高性能的8通道ADC，在采樣率、分辨率、功耗和接口等方面都具有出色的表現(xiàn)。其豐富的特性和靈活的配置使其適用于多種應(yīng)用場(chǎng)景。電子工程師在設(shè)計(jì)中應(yīng)充分了解其特性和電氣參數(shù)，注意噪聲耦合、電源管理和PCB布局等問(wèn)題，以確保系統(tǒng)的穩(wěn)定運(yùn)行和性能優(yōu)化。希望本文能為工程師在使用ADS5277進(jìn)行設(shè)計(jì)時(shí)提供有價(jià)值的參考。

你在使用ADS5277的過(guò)程中遇到過(guò)哪些問(wèn)題？或者你對(duì)其他類似的ADC產(chǎn)品有什么疑問(wèn)？歡迎在評(píng)論區(qū)留言討論。