在電子工程師的日常工作中，模擬 - 數(shù)字轉換器（ADC）是至關重要的組件，它能將模擬信號轉換為數(shù)字信號，廣泛應用于各類電子設備中。今天，我們就來深入探討德州儀器（TI）推出的兩款高性能18位ADC——ADS1625和ADS1626。

文件下載：ads1625.pdf

一、產品概述

ADS1625和ADS1626屬于高速、高精度的delta - sigma ADC，分辨率高達18位，數(shù)據(jù)速率可達1.25MSPS，帶寬（ - 3dB）為615kHz，通帶波紋小于±0.0025dB（至550kHz）。它們具備出色的性能，信噪比高達93dB，總諧波失真低至 - 101dB，無雜散動態(tài)范圍高達103dB。其中，ADS1626還配備了可調節(jié)的先入先出（FIFO）緩沖器，用于輸出數(shù)據(jù)。

二、關鍵特性

（一）電氣特性

這兩款ADC的電氣特性十分出色。在輸入信號方面，不同dBFS對應的差分輸入電壓范圍明確，如0dBFS時為±1.467VREF， - 2dBFS時為±1.165VREF等。動態(tài)性能上，在不同輸入頻率和dBFS條件下，信噪比、總諧波失真、信噪失真比（SINAD）和無雜散動態(tài)范圍（SFDR）等指標表現(xiàn)優(yōu)異。例如，在fIN = 10kHz、 - 2dBFS時，信噪比可達93dB，總諧波失真為 - 101dB。

（二）電源要求

ADS1625/6采用三種電源供電：模擬電源（AVDD）為 + 5V，數(shù)字電源（DVDD）為 + 3V，數(shù)字I/O電源（IOVDD）范圍為 + 2.7V至 + 5.25V。每個電源都需要進行適當?shù)娜ヱ钐幚?，建議在每個電源引腳附近放置1μF和0.1μF的陶瓷電容，以確保最佳性能。

（三）時鐘輸入

ADC需要外部時鐘信號輸入到CLK引腳，該時鐘信號控制調制器的采樣。為保證最佳性能，建議使用晶體時鐘振蕩器作為CLK源，同時要避免CLK輸入出現(xiàn)過多振鈴。不同輸入信號頻率和幅度對時鐘源抖動有不同的最大允許值，例如在500kHz、 - 2dB時，最大允許時鐘源抖動（RMS）為7ps。

三、引腳功能與應用

（一）引腳分配

ADS1625/6的引腳具有明確的功能。模擬輸入引腳AINP和AINN用于測量差分信號，參考輸入引腳VREFN、VREFP和VMID用于設置參考電壓，CLK引腳用于輸入時鐘信號，DOUT[17:0]用于輸出18位數(shù)據(jù)等。

（二）輸入電路與驅動

ADS1625/6采用開關電容電路來測量輸入電壓，外部驅動電路需要能夠處理內部開關電容帶來的負載。為實現(xiàn)最佳性能，模擬輸入必須采用差分驅動方式，輸入信號的推薦共模電壓為2.0V。同時，要注意輸入信號的絕對電壓范圍，避免超出規(guī)定范圍導致性能下降。

（三）參考輸入

ADC可以使用內部或外部參考電壓。使用外部參考時，將REFEN引腳置高，可節(jié)省約25mA的模擬電源電流。使用內部參考時，將REFEN引腳置低，此時要確保參考引腳進行良好的去耦處理。

四、數(shù)據(jù)處理與控制

（一）數(shù)據(jù)格式

輸出的18位數(shù)據(jù)采用二進制補碼格式，正常工作時輸出代碼范圍在200A8h至1FF57h之間。當輸入信號超出范圍時，輸出代碼會進行限幅處理。

（二）數(shù)據(jù)檢索

數(shù)據(jù)檢索通過簡單的并行接口進行控制。DRDY輸出的下降沿表示有新數(shù)據(jù)可用，要激活輸出總線，CS和RD必須同時置低。在ADS1626啟用FIFO時，只有CS可以置低，RD需要進行切換以操作FIFO。

（三）復位操作

ADS1625和禁用FIFO的ADS1626在RESET引腳置低時進行異步復位，復位后需要等待46個DRDY周期，讓數(shù)字濾波器穩(wěn)定后再進行數(shù)據(jù)檢索。啟用FIFO的ADS1626需要不同的復位序列，復位后根據(jù)FIFO級別不同，穩(wěn)定時間也有所不同。

五、FIFO功能（僅ADS1626）

ADS1626的FIFO緩沖器為數(shù)據(jù)存儲提供了靈活性。通過FIFO_LEV[2:0]引腳可以設置FIFO的級別，不同的設置對應不同的FIFO緩沖器級別和DRDY周期。在使用FIFO時，要注意一些操作要點，如確保IOVDD = 3V，同步數(shù)據(jù)檢索與CLK，最小化DOUT[17:0]的負載等。

六、功耗控制與電源管理

（一）模擬功耗

通過在RBIAS引腳和模擬地之間連接外部電阻，可以設置模擬電流水平，從而控制模擬功耗。不同的CLK頻率對應不同的推薦RBIAS電阻值，CLK頻率越低，模擬電流和功耗越低。

（二）電源關閉

當不使用時，可以將PD引腳置低，使ADS1625/6進入掉電模式，此時所有電路將關閉，包括電壓參考。退出掉電模式后，需要給參考電壓留出啟動時間，內部參考通常需要15ms，之后還需等待至少100個DRDY周期，讓調制器和數(shù)字濾波器穩(wěn)定后再進行數(shù)據(jù)檢索。

七、PCB布局要點

由于ADS1625/6是高速、高分辨率的數(shù)據(jù)轉換器，PCB布局對其性能影響很大。關鍵電容要盡量靠近引腳放置，包括與模擬和參考輸入以及電源相連的電容。接地平面可以采用單公共平面或兩個獨立平面（模擬地和數(shù)字地），但要注意隔離電流流動，避免干擾。同時，要保持驅動電路的電阻值較低，避免數(shù)字輸出驅動重負載，確保數(shù)字輸入信號干凈無振鈴。

八、應用接口示例

ADS1625和ADS1626可以方便地與多種數(shù)字信號處理器（DSP）進行接口，如TMS320C6000和TMS320VC5510。通過簡單的連接方式，DSP可以控制ADC的數(shù)據(jù)讀取，實現(xiàn)高效的數(shù)據(jù)采集和處理。

ADS1625和ADS1626憑借其高性能、靈活的功能和良好的可操作性，在科學儀器、自動化測試設備、數(shù)據(jù)采集、醫(yī)學成像等領域具有廣泛的應用前景。作為電子工程師，我們在設計過程中要充分考慮其各項特性和要求，以實現(xiàn)最佳的系統(tǒng)性能。大家在使用這兩款ADC的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。