電子發(fā)燒友網(wǎng)綜合報(bào)道 最近，英特爾EMIB封裝火了，在蘋果、高通、博通的招聘信息中，都指出正在招募熟悉EMIB封裝的工程師。近期還有消息稱，由于臺(tái)積電CoWoS 先進(jìn)封裝產(chǎn)能持續(xù)緊張，Marvell和聯(lián)發(fā)科也正在考慮將英特爾EMIB封裝應(yīng)用到ASIC芯片中。

EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互連橋）是英特爾主導(dǎo)推廣的一種2.5D 先進(jìn)封裝技術(shù)，通過在有機(jī)封裝基板中嵌入小型硅橋?qū)崿F(xiàn)多個(gè)芯片 (芯粒) 之間的高速互連，是業(yè)界首個(gè)采用嵌入式橋接的 2.5D 解決方案。2017年英特爾首次在Kaby Lake-G處理器中引入EMIB技術(shù)，實(shí)現(xiàn)CPU與AMD GPU之間的高速互連。

EMIB 的核心在于局部化高密度互連設(shè)計(jì)，與臺(tái)積電 CoWoS 把整個(gè)封裝區(qū)域鋪在一張大尺寸硅中介層上不同，EMIB不使用覆蓋整個(gè)封裝的大型硅中介層，而是采用尺寸很小的硅橋嵌入基板；硅橋上構(gòu)建高密度再布線層(RDL)，可提供 800-1000 I/O/mm2 的布線密度，實(shí)現(xiàn)芯片間的高速數(shù)據(jù)傳輸；芯片通過雙凸點(diǎn)間距設(shè)計(jì)與硅橋連接：C4 凸點(diǎn) (大間距，約 100μm) 用于基板連接，C2 凸點(diǎn) (小間距，45-55μm) 用于硅橋高速互連，在保障 TB 級(jí)帶寬的同時(shí)，將封裝成本降低 30-40%。。

這種設(shè)計(jì)帶來三大核心優(yōu)勢。硅材料利用率達(dá) 90%（遠(yuǎn)超傳統(tǒng)中介層的 60%）、熱膨脹系數(shù)不匹配問題緩解（硅占比低）、支持多芯片靈活組合。其制造流程簡化為硅橋制備、基板開槽嵌入、芯片鍵合三步，避免了復(fù)雜 TSV（硅通孔）工藝，良率與標(biāo)準(zhǔn) FCBGA 封裝相當(dāng)。

目前，EMIB 系列技術(shù)的迭代遵循基礎(chǔ)互連→性能增強(qiáng)→功能擴(kuò)展→維度升級(jí)的路徑：
?
EMIB 標(biāo)準(zhǔn)版：2.5D 封裝的基礎(chǔ)形態(tài)，以低成本局部互連為核心定位?
EMIB-M：在標(biāo)準(zhǔn)版基礎(chǔ)上強(qiáng)化電源完整性，在硅橋中集成MIM (金屬 - 絕緣體 - 金屬)電容，增強(qiáng)電源完整性，適合高功率 AI 應(yīng)用
EMIB-T：引入 TSV 通孔技術(shù)，進(jìn)一步提升互連密度，突破內(nèi)存集成與功率傳輸瓶頸?
EMIB 3.5D：融合 3D 堆疊技術(shù)，實(shí)現(xiàn)垂直堆疊和水平橋接的混合集成架構(gòu)，總互連帶寬較 EMIB-T提升200%。

從成本來看，CoWoS以全覆蓋硅中介層為核心，通過大面積硅基材料實(shí)現(xiàn)極致互連密度，但硅中介層占 BOM 成本 50-70%。CoWoS-L雖采用混合中介設(shè)計(jì)，成本仍比 EMIB-T 高 60% 以上。?

而EMIB以局部硅橋?yàn)楹诵模璨牧嫌昧績H為CoWoS 的 1/3-1/5，封裝成本整體低35-50%。EMIB-T引入 TSV 后，在性能逼近 CoWoS-L 的同時(shí)，成本仍保持 30% 以上優(yōu)勢。

EMIB 是英特爾創(chuàng)新的2.5D 封裝技術(shù)，通過新的封裝思路，在成本、性能和靈活性間取得平衡。尤其在 AI 芯片需求爆發(fā)、臺(tái)積電 CoWoS 產(chǎn)能緊張的背景下，EMIB 正成為芯片設(shè)計(jì)公司的重要選擇，推動(dòng)先進(jìn)封裝市場從一家獨(dú)大向多元競爭格局轉(zhuǎn)變。隨著 AI 芯片面積增大、HBM 顆數(shù)增多、先進(jìn)封裝產(chǎn)能緊缺，EMIB 正被越來越多云廠商和芯片公司視為高性價(jià)比替代路線，并將在 2026–2028 年迎來更大規(guī)模的上量。