在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，尤其是在需要高精度數(shù)據(jù)采集和處理的應(yīng)用中。今天，我們將深入探討德州儀器（Texas Instruments）的一款高性能ADC——ADS850，它以其出色的性能和豐富的特性，成為眾多應(yīng)用場(chǎng)景的理想選擇。

文件下載：ads850.pdf

一、ADS850概述

ADS850是一款具有高動(dòng)態(tài)范圍的14位ADC，它采用全差分輸入結(jié)構(gòu)，支持單端或差分輸入接口，輸入范圍靈活可變。該轉(zhuǎn)換器運(yùn)用數(shù)字誤差校正技術(shù)，確保了14位的線性度，并通過(guò)校準(zhǔn)程序校正電容和增益失配問題。此外，ADS850還配備了高帶寬的跟蹤保持電路，在奈奎斯特速率及以上都能提供出色的雜散性能。

二、關(guān)鍵特性剖析

2.1 高精度與高性能

• 高無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在奈奎斯特頻率下可達(dá)85dB，這意味著它能夠有效抑制雜散信號(hào)，為系統(tǒng)提供更純凈的數(shù)字輸出。
• 高信噪比（SNR）：達(dá)到76dB，能夠準(zhǔn)確地捕捉微弱信號(hào)，提高信號(hào)檢測(cè)的精度。
• 低功耗：僅250mW，適合對(duì)功耗要求較高的應(yīng)用場(chǎng)景，延長(zhǎng)設(shè)備的續(xù)航時(shí)間。

2.2 靈活的輸入配置

• 輸入方式多樣：支持差分或單端輸入，可根據(jù)實(shí)際應(yīng)用需求靈活選擇。
• 輸入范圍靈活：具有靈活的輸入范圍，還配備過(guò)范圍指示器，方便用戶及時(shí)了解輸入信號(hào)是否超出范圍。
• 參考源可選：可選擇內(nèi)部或外部參考源，滿足不同應(yīng)用場(chǎng)景的需求。

2.3 邏輯兼容性

支持+3V/+5V邏輯I/O，與多種邏輯電路兼容，方便與其他設(shè)備進(jìn)行接口設(shè)計(jì)。

三、應(yīng)用領(lǐng)域廣泛

3.1 通信領(lǐng)域

在中頻（IF）和基帶數(shù)字化處理中，ADS850的高動(dòng)態(tài)范圍和高精度能夠有效提高信號(hào)處理的質(zhì)量，確保通信系統(tǒng)的穩(wěn)定運(yùn)行。

3.2 成像領(lǐng)域

在CCD成像掃描儀和紅外成像等應(yīng)用中，它能夠準(zhǔn)確地將模擬圖像信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，為圖像的處理和分析提供可靠的數(shù)據(jù)支持。

3.3 測(cè)試測(cè)量領(lǐng)域

在測(cè)試儀器儀表中，ADS850的高精度和低噪聲特性使其能夠滿足各種精確測(cè)量的需求，提高測(cè)試結(jié)果的準(zhǔn)確性。

四、電氣特性詳解

4.1 分辨率與溫度范圍

ADS850的分辨率為14位，指定的工作溫度范圍為 -40°C至 +85°C，能夠適應(yīng)較為惡劣的工作環(huán)境。

4.2 轉(zhuǎn)換特性

• 采樣率：最高可達(dá)10MSPS，能夠快速地對(duì)模擬信號(hào)進(jìn)行采樣，滿足高速數(shù)據(jù)采集的需求。
• 數(shù)據(jù)延遲：僅7個(gè)時(shí)鐘周期，確保數(shù)據(jù)能夠及時(shí)輸出，減少系統(tǒng)的響應(yīng)時(shí)間。

4.3 模擬輸入特性

• 輸入范圍：?jiǎn)味溯斎敕秶筒罘州斎敕秶筛鶕?jù)參考電壓的不同進(jìn)行調(diào)整，具有較強(qiáng)的靈活性。
• 輸入電容：僅20pF，對(duì)輸入信號(hào)的影響較小，有利于提高信號(hào)的傳輸質(zhì)量。
• 輸入帶寬：-3dBFS輸入帶寬可達(dá)270MHz，能夠處理高頻信號(hào)。

4.4 動(dòng)態(tài)特性

• 差分線性誤差：在f = 4.8MHz時(shí)，最大誤差為±1.0 LSB，保證了轉(zhuǎn)換的線性度。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在f = 4.8MHz、-1dB輸入時(shí)，4Vp-p輸入范圍下可達(dá)75 - 85dBFS，2Vp-p輸入范圍下可達(dá)82dBFS。
• 信噪比（SNR）：在f = 4.8MHz、-1dB輸入時(shí)，4Vp-p輸入范圍下可達(dá)71 - 76dBFS，2Vp-p輸入范圍下可達(dá)73dBFS。

五、引腳配置與功能

ADS850采用TQFP - 48封裝，引腳功能豐富，下面介紹幾個(gè)關(guān)鍵引腳：

• +Vs：+5V電源引腳，為芯片提供穩(wěn)定的電源供應(yīng)。
• GND：接地引腳，確保芯片的電氣接地。
• CLK：轉(zhuǎn)換時(shí)鐘輸入引腳，控制芯片的采樣和轉(zhuǎn)換操作。
• CAL：校準(zhǔn)引腳，當(dāng)脈沖為高電平時(shí)，將ADC置于校準(zhǔn)模式。
• OVR：過(guò)范圍指示器引腳，用于指示輸入信號(hào)是否超出范圍。

六、校準(zhǔn)過(guò)程與注意事項(xiàng)

校準(zhǔn)過(guò)程對(duì)于ADS850的性能至關(guān)重要。校準(zhǔn)程序通過(guò)一個(gè)寬度至少為2個(gè)時(shí)鐘周期的正脈沖啟動(dòng)。一旦校準(zhǔn)開始，時(shí)鐘必須連續(xù)運(yùn)行，電源和參考源必須保持穩(wěn)定。校準(zhǔn)寄存器在CAL信號(hào)的上升沿復(fù)位，實(shí)際校準(zhǔn)過(guò)程在CAL信號(hào)的下降沿開始。在10MSPS的采樣率下，校準(zhǔn)在32,775個(gè)周期結(jié)束，即CAL = 3.28ms。在校準(zhǔn)期間，CAL_BUSY信號(hào)保持高電平，ADC的數(shù)字輸出引腳被強(qiáng)制為零，輸入（IN和IN）被禁用。校準(zhǔn)完成后，CAL_BUSY信號(hào)變?yōu)榈碗娖剑?個(gè)周期后或總共32,775個(gè)時(shí)鐘周期后，輸出端將出現(xiàn)有效數(shù)據(jù)。如果時(shí)鐘發(fā)生變化或溫度變化超過(guò)±20°C，應(yīng)重新進(jìn)行校準(zhǔn)以保持性能。

七、輸入驅(qū)動(dòng)配置

7.1 AC - 耦合輸入配置

這是ADS850最常見的接口配置之一。通過(guò)將VREF引腳連接到SEL引腳，可將滿量程輸入范圍定義為2Vp - p。使用低失真電壓反饋放大器OPA642將信號(hào)以單端形式交流耦合到ADS850。為了使ADS850在滿量程輸入信號(hào)擺動(dòng)下正常工作，需要對(duì)放大器的零中心模擬信號(hào)進(jìn)行電平轉(zhuǎn)換，以滿足ADC的輸入范圍要求。通過(guò)在驅(qū)動(dòng)放大器的輸出和轉(zhuǎn)換器的輸入之間使用直流阻斷電容，可以實(shí)現(xiàn)簡(jiǎn)單的電平轉(zhuǎn)換方案。在這種配置中，頂部和底部參考（REFT，REFB）分別提供+3V和+2V的輸出電壓，使用兩個(gè)2kΩ的電阻對(duì)創(chuàng)建約+2.5V的共模電壓，將ADS850的輸入（IN，IN）偏置到所需的直流電壓。交流耦合的優(yōu)點(diǎn)是驅(qū)動(dòng)放大器仍然以接地為基準(zhǔn)的信號(hào)擺動(dòng)工作，這將使失真性能保持在最佳狀態(tài)，因?yàn)樾盘?hào)擺動(dòng)保持在運(yùn)算放大器的線性區(qū)域內(nèi)，并且可以保持到電源軌的足夠裕量。考慮使用反相增益配置來(lái)消除放大器的共模抑制比（CMR）引起的誤差。在運(yùn)算放大器的輸出和ADS850的輸入之間添加一個(gè)小的串聯(lián)電阻（$R_{S}$）在幾乎所有接口配置中都是有益的，它將運(yùn)算放大器的輸出與容性負(fù)載解耦，避免增益峰值，從而減少噪聲。為了獲得最佳的雜散和失真性能，電阻值應(yīng)保持在100Ω以下。此外，串聯(lián)電阻與100pF電容一起構(gòu)成一個(gè)無(wú)源低通濾波器，限制寬帶噪聲的帶寬，有助于提高信噪比（SNR）性能。

7.2 DC - 耦合無(wú)電平轉(zhuǎn)換

在某些應(yīng)用中，模擬輸入信號(hào)可能已經(jīng)偏置在符合ADS850所選輸入范圍和參考電平的電平上。在這種情況下，只需為所選輸入（IN或IN）提供足夠低的源阻抗即可。由于寬帶運(yùn)算放大器的輸出阻抗在很寬的頻率范圍內(nèi)保持較低，因此應(yīng)始終考慮使用寬帶運(yùn)算放大器。對(duì)于那些需要驅(qū)動(dòng)放大器提供信號(hào)放大（增益≥3）的應(yīng)用，考慮使用去補(bǔ)償電壓反饋運(yùn)算放大器OPA686。

7.3 DC - 耦合有電平轉(zhuǎn)換

在一些應(yīng)用中，信號(hào)路徑的帶寬需要包括直流，此時(shí)信號(hào)必須直流耦合到ADC。為了實(shí)現(xiàn)這一點(diǎn)，接口電路必須提供直流電平轉(zhuǎn)換。如圖2所示的電路采用運(yùn)算放大器OPA681將以地為中心的輸入信號(hào)與所需的直流偏移相加。ADS850通常以+2.5V的共模電壓工作，該電壓在梯形電阻的中心抽頭處建立，并連接到轉(zhuǎn)換器的$\overline{IN}$輸入。OPA681以反相配置工作，電阻$R{1}$和$R{2}$設(shè)置OPA691的直流偏置電平。由于運(yùn)算放大器的噪聲增益為+2V/V，假設(shè)$R{F}=R{IN}$，施加到其同相輸入的直流偏移電壓必須分壓到+1.25V，從而產(chǎn)生+2.5V的直流輸出電壓。ADS850的IN和$\overline{IN}$輸入之間的直流電壓差實(shí)際上會(huì)產(chǎn)生一個(gè)偏移，可以通過(guò)調(diào)整電阻$R{1}$和$R{2}$的值來(lái)校正。運(yùn)算放大器的偏置電流也可能導(dǎo)致不希望的偏移。選擇合適的運(yùn)算放大器時(shí)，應(yīng)考慮輸入偏置電流、輸出電壓擺動(dòng)、失真和噪聲規(guī)格等因素。需要注意的是，在這個(gè)例子中，整個(gè)信號(hào)相位被反轉(zhuǎn)，為了恢復(fù)原始信號(hào)極性，可以交換IN和IN的連接。

7.4 單端到差分配置（變壓器耦合）

為ADS850選擇最合適的接口電路時(shí)，必須了解性能要求。如果特定應(yīng)用需要交流耦合輸入，則下一步是確定施加信號(hào)的方法，即單端或差分。差分輸入配置可能具有明顯的優(yōu)勢(shì)，因?yàn)樵诓罘帜Ｊ较?，信?hào)擺動(dòng)可以減小到單端驅(qū)動(dòng)所需擺動(dòng)的一半，從而實(shí)現(xiàn)良好的SFDR性能。其次，通過(guò)差分驅(qū)動(dòng)ADS850，可以減少偶次諧波。圖3顯示了建議的變壓器耦合接口電路的原理圖?？绱渭?jí)側(cè)的電阻（$R{T}$）應(yīng)設(shè)置為實(shí)現(xiàn)輸入阻抗匹配（例如，$R{T}=n^{2} \cdot R_{G}$）。

八、參考源操作

ADS850集成了一個(gè)帶隙參考電路，通過(guò)簡(jiǎn)單選擇相應(yīng)的引腳配置，可以提供+1V或+2V的參考輸出。為了獲得更大的設(shè)計(jì)靈活性，內(nèi)部參考源可以關(guān)閉，并使用外部參考電壓。表I提供了可能的參考選項(xiàng)和引腳配置的概述。

內(nèi)部參考電路的簡(jiǎn)單模型如圖4所示，內(nèi)部模塊包括1V帶隙電壓參考、緩沖器、電阻參考梯形網(wǎng)絡(luò)以及為頂部和底部參考提供必要電流到內(nèi)部節(jié)點(diǎn)的驅(qū)動(dòng)器。如圖所示，緩沖器的輸出出現(xiàn)在$V{REF}$引腳。ADS850的滿量程輸入跨度由$V{REF}$引腳的電壓決定，根據(jù)公式：$Full - Scale Input Span = 2 \cdot V_{REF}$。需要注意的是，該放大器的電流驅(qū)動(dòng)能力限制在約1mA，不應(yīng)用于驅(qū)動(dòng)低負(fù)載?？?a target="_blank">編程參考電路由施加到選擇引腳（SEL）的電壓控制。

頂部參考（REFT）和底部參考（REFB）主要用于外部旁路。為了在所有參考配置下正常工作，必須為參考引腳提供可靠的旁路，以盡量減少時(shí)鐘饋通。圖5顯示了推薦的參考去耦配置。

此外，共模電壓（CMV）可以用作參考電平，為驅(qū)動(dòng)電路提供適當(dāng)?shù)钠啤Ｈ欢?，必須注意不要過(guò)度加載該節(jié)點(diǎn)，因?yàn)樗鼪]有緩沖且具有高阻抗。圖6給出了另一種生成共模電壓的方法，通過(guò)在頂部和底部參考引腳之間放置兩個(gè)外部精密電阻（公差為1%或更好），共模電平將出現(xiàn)在中點(diǎn)。頂部和底部參考的輸出緩沖器設(shè)計(jì)為提供約2mA的輸出電流。

九、外部參考源操作

根據(jù)應(yīng)用需求，使用外部參考源操作ADS850可能是有利的。如果外部參考電路在漂移和精度方面更優(yōu)越，則可以提高直流精度。要使用外部參考源，用戶必須禁用內(nèi)部參考源，如圖7所示。通過(guò)將SEL引腳連接到$+V{S}$，內(nèi)部邏輯將關(guān)閉內(nèi)部參考源。同時(shí)，內(nèi)部參考緩沖器的輸出與$V{REF}$引腳斷開，此時(shí)必須用外部參考源驅(qū)動(dòng)$V_{REF}$引腳。需要注意的是，應(yīng)保持與內(nèi)部參考源操作類似的旁路方案。

十、數(shù)字輸入與輸出

10.1 過(guò)范圍指示（OVR）

ADS850的一個(gè)重要特性是其“過(guò)范圍”數(shù)字輸出（OVR）引腳。該引腳可用于監(jiān)測(cè)任何超出范圍的情況，每當(dāng)施加的模擬輸入電壓超過(guò)輸入范圍（由$V_{REF}$設(shè)置）時(shí)，就會(huì)發(fā)生這種情況。當(dāng)輸入電壓在定義的輸入范圍內(nèi)時(shí)，OVR輸出為低電平；當(dāng)輸入電壓超出輸入范圍時(shí)，OVR輸出變?yōu)楦唠娖?，即輸入電壓低于底部參考電壓或高于頂部參考電壓時(shí)。OVR將保持有效狀態(tài)，直到模擬輸入返回其正常信號(hào)范圍并完成另一次轉(zhuǎn)換。結(jié)合MSB及其補(bǔ)碼與OVR，可以構(gòu)建一個(gè)簡(jiǎn)單的線索邏輯，用于檢測(cè)過(guò)范圍和欠范圍條件，如圖8所示。需要注意的是，OVR是一個(gè)數(shù)字輸出，它與模擬信號(hào)的特定采樣時(shí)刻對(duì)應(yīng)的位信息一起更新，因此，OVR數(shù)據(jù)與數(shù)字?jǐn)?shù)據(jù)受到相同的流水線延遲（延遲）影響。

10.2 時(shí)鐘輸入要求

時(shí)鐘抖動(dòng)對(duì)高速、高分辨率ADC的SNR性能至關(guān)重要。它會(huì)導(dǎo)致孔徑抖動(dòng)（$t{A}$），從而增加被轉(zhuǎn)換信號(hào)的噪聲。ADS850在CLK輸入的上升沿對(duì)輸入信號(hào)進(jìn)行采樣，因此該邊沿的抖動(dòng)應(yīng)盡可能小。抖動(dòng)噪聲對(duì)總SNR的貢獻(xiàn)由以下公式給出：$JitterSNR = 20 log \frac{1}{2 \pi f{IN} t{A}}$（rms信號(hào)到rms噪聲），其中$f{IN}$是輸入信號(hào)頻率，$t{A}$是均方根時(shí)鐘抖動(dòng)。特別是在欠采樣應(yīng)用中，應(yīng)特別考慮時(shí)鐘抖動(dòng)。為了實(shí)現(xiàn)最高性能水平，時(shí)鐘輸入應(yīng)被視為模擬輸入。時(shí)鐘信號(hào)的任何過(guò)沖或下沖都可能導(dǎo)致性能下降。在高采樣率數(shù)字化時(shí)，時(shí)鐘應(yīng)具有50%的占空比（$t{H}=t_{L}$），以及2ns或更短的快速上升和下降時(shí)間。

10.3 數(shù)字輸出特性

ADS850的數(shù)字輸出設(shè)計(jì)為與高速TTL和CMOS邏輯系列兼容。數(shù)字輸出的驅(qū)動(dòng)級(jí)通過(guò)單獨(dú)的電源引腳VDRV供電，該引腳不與模擬電源引腳連接。通過(guò)調(diào)整VDRV上的電壓，數(shù)字輸出電平將相應(yīng)變化。因此，可以在+5V模擬電源下操作ADS850，同時(shí)將數(shù)字輸出連接到3V邏輯。

建議盡量降低數(shù)據(jù)線上的容性負(fù)載（≤15pF）。較大的容性負(fù)載在輸出變化時(shí)需要更高的充電電流，這些高電流浪涌可能會(huì)反饋到ADS850的模擬部分，影響性能。如有必要，可以使用外部緩沖器或鎖存器，它們可以將ADS850與總線上的任何數(shù)字噪聲活動(dòng)隔離開來(lái)，避免高頻噪聲反饋。此外，在每個(gè)數(shù)據(jù)線上串聯(lián)電阻可能有助于保持ADS850的交流性能，電阻值的選擇取決于轉(zhuǎn)換器看到的容性負(fù)載，100Ω至200Ω的電阻值將限制輸出級(jí)在輸出電平從低到高或從高到低變化時(shí)為寄生電容充電所需提供的瞬時(shí)電流。

十一、接地與去耦

在高頻設(shè)計(jì)中，正確的接地和旁路、短引線長(zhǎng)度以及使用接地平面尤為重要。建議使用多層PCB板以獲得最佳性能，因?yàn)樗鼈兙哂忻黠@的優(yōu)勢(shì)，如最小化接地阻抗、通過(guò)接地層分隔信號(hào)層等。建議將ADS850的模擬和數(shù)字接地引腳在IC處連接在一起，并僅連接到系統(tǒng)的模擬接地。

ADS850具有模擬和數(shù)字電源引腳，但應(yīng)將轉(zhuǎn)換器視為模擬組件，所有電源引腳應(yīng)由模擬電源供電。這將確保最一致的結(jié)果，因?yàn)閿?shù)字電源線通常攜帶高水平的噪聲，否則這些噪聲可能會(huì)耦合到轉(zhuǎn)換器中，降低可實(shí)現(xiàn)的性能。

由于流水線架構(gòu)，轉(zhuǎn)換器還會(huì)產(chǎn)生高頻電流瞬變和噪聲，并反饋到電源和參考線中。因此，必須對(duì)電源和參考引腳進(jìn)行充分的旁路。圖9顯示了模擬電源的推薦去耦方案。在大多數(shù)情況下，0.1μF的陶瓷芯片電容足以在很寬的頻率范圍內(nèi)保持低阻抗，其有效性在很大程度上取決于與各個(gè)電源引腳的接近程度，因此應(yīng)盡可能靠近電源引腳放置。此外，應(yīng)在PCB板上靠近轉(zhuǎn)換器電路的位置放置一個(gè)較大尺寸的雙極性電容（1μF至22μF）。

十二、總結(jié)與展望

ADS850作為一款高性能的14位ADC，憑借其高動(dòng)態(tài)范圍、高精度、低功耗和靈活的輸入輸出配置等優(yōu)點(diǎn)，在通信、成像、測(cè)試測(cè)量等眾多領(lǐng)域具有廣泛的應(yīng)用前景。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇輸入驅(qū)動(dòng)配置、參考源操作方式，并注意時(shí)鐘輸入、數(shù)字輸出、接地與去耦等方面的問題，以充分發(fā)揮ADS850的性能優(yōu)勢(shì)。隨著電子技術(shù)的不斷發(fā)展，相信ADS850將在更多的應(yīng)用場(chǎng)景中展現(xiàn)出其卓越的性能，為電子工程師們帶來(lái)更多的設(shè)計(jì)靈感和解決方案。

你在使用ADS850的過(guò)程中遇到過(guò)哪些問題？或者你對(duì)它在特定應(yīng)用中的表現(xiàn)有什么獨(dú)特的見解？歡迎在評(píng)論區(qū)分享你的