深入剖析ADS821：高性能10位40MHz采樣ADC

在電子設(shè)計領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個關(guān)鍵環(huán)節(jié)，而ADC（模擬 - 數(shù)字轉(zhuǎn)換器）的性能直接影響著整個系統(tǒng)的表現(xiàn)。今天，我們就來詳細(xì)探討一下德州儀器（Texas Instruments）的ADS821，一款低功耗、高性能的10位40MHz采樣ADC。

文件下載：ads821.pdf

一、ADS821概述

1.1 產(chǎn)品特性

ADS821采用小幾何尺寸CMOS工藝，具有諸多出色特性。它沒有丟失碼，內(nèi)置參考，功耗低至380mW，信噪比（SNR）高達(dá)58dB，還具備內(nèi)部跟蹤保持功能。這些特性使得它在成像、電信和視頻等應(yīng)用中表現(xiàn)卓越。

1.2 產(chǎn)品描述

ADS821是一款完整的轉(zhuǎn)換器，包含一個10位量化器、內(nèi)部跟蹤保持電路、參考電路以及掉電功能。它只需單+5V電源供電，并且可以配置為接受差分或單端輸入信號。通過數(shù)字誤差校正技術(shù)，它能為要求苛刻的成像應(yīng)用提供出色的奈奎斯特差分線性度性能。

1.3 應(yīng)用領(lǐng)域

ADS821的應(yīng)用范圍廣泛，涵蓋視頻數(shù)字化、超聲成像、伽馬相機、機頂盒、電纜調(diào)制解調(diào)器、CCD成像、彩色復(fù)印機、掃描儀、攝像機、安全攝像頭、傳真機、中頻和基帶數(shù)字化以及測試儀器等領(lǐng)域。

二、產(chǎn)品規(guī)格

2.1 絕對最大額定值

在使用ADS821時，需要注意其絕對最大額定值。例如，電源電壓 +V 最大為 +6V，模擬輸入電壓（+Vs + 30V）、邏輯輸入電壓（+Vs + 300mV）等都有相應(yīng)的限制。超出這些額定值可能會導(dǎo)致器件永久性損壞，長時間暴露在絕對最大條件下還可能降低器件的可靠性。此外，該集成電路對靜電放電（ESD）敏感，因此在處理時需要采取適當(dāng)?shù)念A(yù)防措施。

2.2 封裝與訂購信息

ADS821提供SO - 28封裝，有不同的訂購選項，如ADS821U和ADS821U/1K ，分別對應(yīng)不同的運輸介質(zhì)和數(shù)量。對于最新的封裝和訂購信息，可以參考文檔末尾的封裝選項附錄或訪問TI網(wǎng)站。

2.3 電氣特性

ADS821的電氣特性在特定條件下進(jìn)行了詳細(xì)規(guī)定，如環(huán)境溫度 $T{A}= +25^{circ}C$ 、電源電壓 $V{S}= +5V$ 、采樣率為40MHz ，且時鐘具有50%占空比和2ns上升下降時間。其分辨率為10位，在不同輸入條件下具有特定的模擬輸入范圍、帶寬、輸入阻抗等參數(shù)。在數(shù)字輸入方面，它與TTL/HCT兼容，轉(zhuǎn)換命令通過下降沿觸發(fā)。在精度方面，增益誤差、增益漂移、電源抑制比等都有明確的指標(biāo)。

2.4 動態(tài)特性

ADS821的動態(tài)特性包括差分線性誤差、無丟失碼、積分線性誤差、無雜散動態(tài)范圍（SFDR）、互調(diào)失真（IMD）、信噪比（SNR）、信號 - （噪聲 + 失真）比（SINAD）等。這些指標(biāo)在不同頻率和輸入條件下有不同的表現(xiàn)，反映了其在動態(tài)信號處理方面的能力。

2.5 輸出特性

輸出邏輯家族與TTL/HCT兼容，邏輯編碼可選擇，邏輯電平有明確規(guī)定。3態(tài)使能和禁用時間也在規(guī)格范圍內(nèi)，方便與其他電路進(jìn)行接口。

2.6 電源要求

電源電壓范圍為 +4.75V 至 +5.25V ，工作電流、功耗和熱阻等參數(shù)也有相應(yīng)的規(guī)定，確保在不同工作條件下的穩(wěn)定性。

三、引腳配置與時序

3.1 引腳描述

ADS821的引腳功能明確，包括接地引腳（GND）、數(shù)據(jù)位引腳（B1 - B10）、電源引腳（+Vs）、時鐘輸入引腳（CLK）等。部分引腳還有特殊功能，如O引腳用于控制高阻抗?fàn)顟B(tài)，MSBI引腳用于控制最高有效位的反相。

3.2 時序圖

時序圖詳細(xì)展示了轉(zhuǎn)換時鐘的周期、占空比、上升下降時間等參數(shù)對轉(zhuǎn)換性能的影響。例如，在某些條件下，為了保證無丟失碼，時鐘的高電平時間 $t_{H}$ 必須至少為13ns 。

四、工作原理

4.1 架構(gòu)概述

ADS821是一款高速采樣A/D轉(zhuǎn)換器，采用流水線架構(gòu)和全差分結(jié)構(gòu)。通過數(shù)字誤差校正技術(shù)，確保了10位分辨率。

4.2 跟蹤保持電路

差分跟蹤保持電路由內(nèi)部時鐘控制，時鐘具有非重疊的2相信號φ1和φ2。在采樣時刻，輸入信號被采樣到輸入電容的底板上，在下一個時鐘相位φ2，輸入電容的底板連接在一起，反饋電容切換到運算放大器輸出，完成一次跟蹤保持循環(huán)。該電路還能將單端輸入信號轉(zhuǎn)換為全差分信號供量化器使用。

4.3 流水線量化器

流水線量化器架構(gòu)有9個階段，每個階段包含一個2位量化器和一個2位數(shù)模轉(zhuǎn)換器（DAC）。每個2位量化器階段在子時鐘的邊緣進(jìn)行轉(zhuǎn)換，子時鐘頻率是外部時鐘的兩倍。量化器的輸出通過延遲線進(jìn)行時間對齊，然后輸入到數(shù)字誤差校正電路，以調(diào)整輸出數(shù)據(jù)，確保了出色的差分線性度和無丟失碼。

4.4 時鐘設(shè)置

對于大多數(shù)應(yīng)用，時鐘占空比應(yīng)設(shè)置為50%。但在某些情況下，如要求無丟失碼且轉(zhuǎn)換速率 > 35MHz 、輸入頻率 < 2MHz 時，適當(dāng)調(diào)整時鐘占空比的偏斜可以提高DNL性能。輸出數(shù)據(jù)有直偏移二進(jìn)制（SOB）或二進(jìn)制補碼（BTC）兩種格式可供選擇。

五、模擬輸入與內(nèi)部參考

5.1 輸入配置

ADS821的模擬輸入可以通過多種方式配置和驅(qū)動，具體取決于信號的性質(zhì)和所需的性能水平。它具有內(nèi)部參考，設(shè)定了A/D轉(zhuǎn)換器的滿量程輸入范圍。差分輸入范圍以 +2.25V 為共模電壓，每個輸入的滿量程范圍為 +1.25V 至 +3.25V ，最終產(chǎn)生4V的差分輸入信號。

5.2 參考應(yīng)用

正滿量程參考（REFT）和負(fù)滿量程參考（REFB）引出用于外部旁路，共模（CM）電壓可作為參考為驅(qū)動電路提供適當(dāng)?shù)钠?。但需要注意不要過度加載這個參考節(jié)點。

六、數(shù)字輸出數(shù)據(jù)

6.1 輸出格式

10位輸出數(shù)據(jù)為CMOS邏輯電平，從啟動轉(zhuǎn)換信號到有效輸出數(shù)據(jù)有6.5個時鐘周期的數(shù)據(jù)延遲。標(biāo)準(zhǔn)輸出編碼為直偏移二進(jìn)制，當(dāng)引腳19為低電平或浮空時，滿量程輸入信號對應(yīng)輸出全為“1”；當(dāng)引腳19為高電平時，輸出為BTC格式，最高有效位反相。

6.2 高阻抗控制

ADS821的數(shù)字輸出可以通過將OE（引腳18）置為邏輯高電平設(shè)置為高阻抗?fàn)顟B(tài)，低電平或浮空時為正常操作。此功能主要用于測試目的，不建議直接驅(qū)動數(shù)字總線或在轉(zhuǎn)換過程中動態(tài)更改。

七、時鐘要求

7.1 時鐘影響

CLK引腳接受CMOS電平時鐘輸入，外部時鐘的上升和下降沿控制流水線中的各級轉(zhuǎn)換。因此，時鐘信號的抖動、上升下降時間和占空比都會影響轉(zhuǎn)換性能。

7.2 性能關(guān)鍵

低時鐘抖動對于頻域信號環(huán)境中的SNR性能至關(guān)重要，時鐘上升和下降時間應(yīng)盡可能短（最佳性能為 < 2ns ）。

八、應(yīng)用電路設(shè)計

8.1 驅(qū)動電路

8.1.1 AC耦合驅(qū)動

對于AC耦合應(yīng)用，可以使用變壓器將單端輸入轉(zhuǎn)換為差分輸入。選擇低失真且在滿量程電壓下不出現(xiàn)磁芯飽和的變壓器，并將中心抽頭連接到 +2.25V 的共模電壓。同時，模擬輸入引腳應(yīng)使用22pF電容旁路，以減少跟蹤保持毛刺并提高高頻性能。也可以使用低成本的電流反饋運算放大器（如OPA694）構(gòu)建AC耦合單端輸入接口電路，通過調(diào)整反饋電阻可以改善帶寬和失真。

8.1.2 DC耦合驅(qū)動

如果信號需要DC耦合到ADS821的輸入，則需要使用運算放大器輸入電路。在差分輸入模式下，可使用兩個運算放大器將單端信號轉(zhuǎn)換為差分信號。例如，使用低失真的OPA860構(gòu)建電路，還可以使用二極管進(jìn)行輸出電平轉(zhuǎn)換，以確保低失真的 +3.25V 輸出擺幅。

8.1.3 單端輸入配置

ADS821也可以配置為單端輸入，滿量程范圍為 +0.25V 至 +4.25V ，將互補輸入連接到共模參考電壓。但這種配置會增加偶次諧波，尤其是在高頻輸入時。

8.2 外部參考與滿量程范圍調(diào)整

ADS821的內(nèi)部參考緩沖器輸出電流有限，因此可以使用具有至少18mA輸出驅(qū)動能力的外部參考來替代內(nèi)部 +1.25V 和 +3.25V 參考。通過調(diào)整外部參考，可以調(diào)整增益誤差、改善增益漂移或改變滿量程輸入范圍。

8.3 PCB布局與旁路

良好的PCB布局對于ADS821的正常運行和頻譜響應(yīng)至關(guān)重要。建議使用多層PCB，將模擬和數(shù)字接地引腳直接連接到模擬接地平面，電源引腳使用0.1μF陶瓷電容盡可能靠近引腳旁路。

8.4 動態(tài)性能測試

為了準(zhǔn)確測試ADS821的動態(tài)性能，需要使用高精度的鎖相信號源和低抖動的信號發(fā)生器。測試信號需要進(jìn)行低通或帶通濾波，并且信號幅度應(yīng)略低于滿量程，以避免信號峰值削波。

8.5 動態(tài)性能定義

了解信號 - 噪聲 - 失真比（SINAD）、信噪比（SNR）和互調(diào)失真（IMD）等動態(tài)性能指標(biāo)的定義，有助于準(zhǔn)確評估ADS821的性能。

九、總結(jié)

ADS821是一款性能卓越、功能豐富的10位40MHz采樣ADC，適用于多種應(yīng)用場景。在設(shè)計過程中，我們需要充分考慮其各項特性和要求，合理配置輸入輸出、時鐘和參考等參數(shù)，精心設(shè)計應(yīng)用電路和PCB布局，以確保其發(fā)揮最佳性能。希望通過本文的介紹，能幫助電子工程師們更好地了解和使用ADS821，在實際項目中取得理想的效果。你在使用類似ADC時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。