【博主簡(jiǎn)介】本人“愛在七夕時(shí)”，系一名半導(dǎo)體行業(yè)質(zhì)量管理從業(yè)者，旨在業(yè)余時(shí)間不定期的分享半導(dǎo)體行業(yè)中的：產(chǎn)品質(zhì)量、失效分析、可靠性分析和產(chǎn)品基礎(chǔ)應(yīng)用等相關(guān)知識(shí)。常言：真知不問出處，所分享的內(nèi)容如有雷同或是不當(dāng)之處，還請(qǐng)大家海涵。當(dāng)前在各網(wǎng)絡(luò)平臺(tái)上均以此昵稱為ID跟大家一起交流學(xué)習(xí)！

半導(dǎo)體行業(yè)內(nèi)的朋友都知道：要實(shí)現(xiàn)整個(gè)集成電路的芯片測(cè)試過程，必須要采用不同的手段和方法。這其中包括扳機(jī)測(cè)試方法，晶圓測(cè)試手段，還有最后成品之后的封裝測(cè)試，LT測(cè)試，各個(gè)方面的質(zhì)量可靠性測(cè)試，只有每個(gè)步驟都合理安排下來，才可以讓整個(gè)的芯片測(cè)試達(dá)到一個(gè)完美的效果。

而晶圓測(cè)試是在性能測(cè)試當(dāng)中一個(gè)重要的步驟，要想看到芯片在使用過程中是否會(huì)出現(xiàn)故障，會(huì)出現(xiàn)哪些故障，出現(xiàn)故障是否可以自我修復(fù)。這就需要涉及到其中的故障芯片的問題了。晶圓測(cè)試其實(shí)就是把信號(hào)輸入到相應(yīng)的信號(hào)當(dāng)中，對(duì)芯片做出響應(yīng)和抓取，我們可以測(cè)試儀器儀表的針臺(tái)，也可以制作相關(guān)的探視性的針頭。那具體來說什么是“晶圓測(cè)試”、測(cè)試的主要參數(shù)有哪些、會(huì)用到哪些設(shè)備等等，這就是本章節(jié)要跟大家分享的主題。

一、晶圓測(cè)試的定義

晶圓測(cè)試，又稱作：晶圓針測(cè)，英文全稱：Chip Probing，簡(jiǎn)稱：CP，它是對(duì)晶片上的每個(gè)晶粒進(jìn)行針測(cè)，在檢測(cè)頭裝上以金線制成細(xì)如毛發(fā)之探針（probe），與晶粒上的接點(diǎn)（pad）接觸，測(cè)試其電氣特性，不合格的晶粒會(huì)被標(biāo)上記號(hào)，而后當(dāng)晶片依晶粒為單位切割成獨(dú)立的晶粒時(shí)，標(biāo)有記號(hào)的不合格晶粒會(huì)被洮汰，不再進(jìn)行下一個(gè)制程，以免徒增制造成本。

在晶圓制造完成之后，晶圓測(cè)試（CP）是一步非常重要的測(cè)試。這步測(cè)試是晶圓生產(chǎn)過程的成績(jī)單。在測(cè)試過程中，每一個(gè)芯片的電性能力和電路機(jī)能都被檢測(cè)到。晶圓測(cè)試也就是芯片測(cè)試（die sort）或晶圓電測(cè)（wafer sort）。

在測(cè)試時(shí)，晶圓被固定在真空吸力的卡盤上，并與很薄的探針電測(cè)器對(duì)準(zhǔn)，同時(shí)探針與芯片的每一個(gè)焊接墊相接觸(圖4.18)。電測(cè)器在電源的驅(qū)動(dòng)下測(cè)試電路并記錄下結(jié)果。測(cè)試的數(shù)量、順序和類型由計(jì)算機(jī)程序控制。測(cè)試機(jī)是自動(dòng)化的，所以在探針電測(cè)器與第一片晶圓對(duì)準(zhǔn)后(人工對(duì)準(zhǔn)或使用自動(dòng)視覺系統(tǒng))的測(cè)試工作無須操作員的輔助。

而晶圓測(cè)試（CP）的具體操作是在晶圓制作完成之后，成千上萬的裸DIE(未封裝的芯片)規(guī)則的分布滿整個(gè)Wafer。由于尚未進(jìn)行劃片封裝，只需要將這些裸露在外的芯片管腳，通過探針(Probe)與測(cè)試機(jī)臺(tái)(Tester)連接，進(jìn)行芯片測(cè)試就是晶圓測(cè)試（CP）。

二、晶圓測(cè)試（CP）的分類

晶圓測(cè)試（CP）主要分為以下幾類：

1、DC測(cè)試

即直流測(cè)試。這種測(cè)試主要用來測(cè)試芯片的基本性能，包括開短路測(cè)試、漏電流測(cè)試、電源電流測(cè)試等，檢查芯片引腳和基礎(chǔ)電氣特性是否正常。例如，檢測(cè)芯片的導(dǎo)通電阻、源漏擊穿電壓等參數(shù)，確保其在規(guī)定范圍內(nèi)。

2、AC測(cè)試

即交流測(cè)試。這種測(cè)試主要用來測(cè)試芯片的高頻性能，如頻率響應(yīng)和濾波器等。

3、功率和功能測(cè)試

功率測(cè)試主要是評(píng)估芯片的發(fā)熱和功耗，而功能測(cè)試主要是通過輸入測(cè)試向量（Test Pattern），驗(yàn)證芯片的邏輯功能是否正確?？梢岳眯酒瑑?nèi)部集成的自測(cè)試電路，對(duì)存儲(chǔ)器（RAM/ROM）等模塊進(jìn)行測(cè)試，提高測(cè)試效率。

4、可靠性測(cè)試

這種測(cè)試主要是測(cè)試芯片的壽命和穩(wěn)定性，以確保芯片可以在預(yù)期的條件下長(zhǎng)期運(yùn)行。

5、其他參數(shù)測(cè)試

還涵蓋電壓、電流、時(shí)序及基本功能測(cè)試，如閾值電壓（Vt）等。

三、晶圓測(cè)試（CP）的操作流程

半導(dǎo)體制程中，晶圓測(cè)試（CP）制程只要換上不同的測(cè)試配件，便可與測(cè)試制程共享相同的測(cè)試機(jī)臺(tái)（Tester）。所以一般測(cè)試廠為提高測(cè)試機(jī)臺(tái)的使用率，除了提供最終測(cè)試的服務(wù)亦接受芯片測(cè)試的訂單。

一般來說，晶圓級(jí)測(cè)試的流程包括以下幾個(gè)主要步驟：

1、對(duì)準(zhǔn)

利用光學(xué)或其他對(duì)準(zhǔn)技術(shù)，將晶圓上的測(cè)試點(diǎn)與探針卡精確對(duì)齊。

2、探針卡檢測(cè)

使用探針卡探測(cè)每一個(gè)裸芯片的電氣接觸點(diǎn)，進(jìn)行功能性測(cè)試。

3、記錄和分析

將測(cè)試數(shù)據(jù)記錄并傳輸?shù)胶笈_(tái)系統(tǒng)，通過分析得到每個(gè)裸芯片的性能數(shù)據(jù)。

a. 晶圓測(cè)試（CP）并作產(chǎn)品分類（Sorting）

晶圓測(cè)試（CP）的主要目的是測(cè)試晶圓中每一顆晶粒的電氣特性，線路的連接，檢查其是否為不良品，若為不良品，則點(diǎn)上一點(diǎn)紅墨水，作為識(shí)別之用。除此之外，另一個(gè)目的是測(cè)試產(chǎn)品的良率，依良率的高低來判斷晶圓制造的過程是否有誤。良品率高時(shí)表示晶圓制造過程一切正常，若良品率過低，表示在晶圓制造的過程中，有某些步驟出現(xiàn)問題，必須盡快通知工程師檢查。

b. 雷射修補(bǔ)（Laser Repairing）

雷射修補(bǔ)的目的是修補(bǔ)那些尚可被修復(fù)的不良品（有設(shè)計(jì)備份電路在其中者），提高產(chǎn)品的良品率。當(dāng)晶圓測(cè)試（CP）完成后，擁有備份電路的產(chǎn)品會(huì)與其在晶圓測(cè)試（CP）時(shí)所產(chǎn)生的測(cè)試結(jié)果數(shù)據(jù)一同送往雷射修補(bǔ)機(jī)中，這些數(shù)據(jù)包括不良品的位置，線路的配置等。雷射修補(bǔ)機(jī)的控制計(jì)算機(jī)可依這些數(shù)據(jù)，嘗試將晶圓中的不良品修復(fù)。

4、失效芯片標(biāo)記

在檢測(cè)出缺陷芯片后，將其標(biāo)記為不合格，以便在后續(xù)的晶圓切割和封裝過程中排除。

5、加溫烘烤

加溫烘烤（Baking）是測(cè)試流程中的最后一項(xiàng)作業(yè)，加溫烘烤的目的有二：

a. 將點(diǎn)在晶粒上的紅墨水烤干。

b. 清理晶圓表面。經(jīng)過加溫烘烤的產(chǎn)品，只要有需求便可以出貨。

四、晶圓測(cè)試（CP）系統(tǒng)的組成

晶圓測(cè)試（CP）系統(tǒng)通常由支架、測(cè)試機(jī)、探針臺(tái)、探針卡等組成，探針機(jī)主要由Prober(探針臺(tái))和Prober Card(探針卡)組成。探針臺(tái)主要作用是承載晶圓，并不斷移送UT，使得探針卡上的探針可以和芯片管腳連接，最終記錄測(cè)試結(jié)果；探針卡是測(cè)試機(jī)和晶圓之間的連接介質(zhì)，主要材質(zhì)為鑄銅或鍍銅，一般具有高強(qiáng)度、導(dǎo)電性能良好及不易氧化等特性，由于DUT的獨(dú)特性，所以不同批次的芯片需要對(duì)應(yīng)不同型號(hào)的探針卡。示意圖如下：

五、晶圓測(cè)試（CP）的基礎(chǔ)知識(shí)分享

這一部分關(guān)于“集成電路晶圓測(cè)試（CP）基礎(chǔ)知識(shí)”是重點(diǎn)要跟大家分享的內(nèi)容，如有遺漏或是不足之處，還希望大家多多指正：

http://weixin.qq.com/r/QhAjO9TE64mUrZBY90VQ (二維碼自動(dòng)識(shí)別)

因?yàn)楸?a href="http://m.sdkjxy.cn/soft/" target="_blank">培訓(xùn)資料章節(jié)太多，完整版如有朋友有需要，可私信我邀請(qǐng)您加入我“知識(shí)星球”免費(fèi)下載PDF版本。注意：此資料只可供自己學(xué)習(xí)，不可傳閱，平臺(tái)有下載記錄，切記！歡迎加入后一起交流學(xué)習(xí)。

六、晶圓測(cè)試（CP）的意義

因?yàn)橥ǔＴ?a target="_blank">芯片封裝階段時(shí)，有些管腳會(huì)被封裝在芯片內(nèi)部，導(dǎo)致有些功能無法在封裝后進(jìn)行測(cè)試，因此晶圓中進(jìn)行晶圓測(cè)試（CP）最為合適。

而且晶圓制作完成之后，由于工藝偏差、設(shè)備故障等原因引起的制造缺陷，分布在晶圓上的裸DIE中會(huì)有一定量的殘次品。晶圓測(cè)試（CP）的目的就是在封裝前將這些殘次品找出來(Wafer Sort)，同時(shí)還可以避免被封裝后無法測(cè)試芯片性能，優(yōu)化生產(chǎn)流程，簡(jiǎn)化步驟，同時(shí)提高出廠的良品率，縮減后續(xù)封裝測(cè)試的成本。

具體來講，晶圓測(cè)試（CP）主要是為了以下三個(gè)目標(biāo)：

第一，在晶圓送到封裝工廠之前，鑒別出合格的芯片。

第二，器件/電路的電性參數(shù)進(jìn)行特性評(píng)估。工程師們需要監(jiān)測(cè)參數(shù)的分布狀態(tài)來保持工藝的質(zhì)量水平。

第三，芯片的合格品與不良品的核算會(huì)給晶圓生產(chǎn)人員提供全面業(yè)績(jī)的反饋。合格芯片與不良品在晶圓上的位置在計(jì)算機(jī)上以晶圓圖的形式記錄下來。從前的舊式技術(shù)在不良品芯片上涂下一墨點(diǎn)。

晶圓測(cè)試（CP）是主要的芯片良品率統(tǒng)計(jì)方法之一。隨著芯片的面積增大和密度提高使得晶圓測(cè)試的費(fèi)用越來越大。這樣一來，芯片需要更長(zhǎng)的測(cè)試時(shí)間以及更加精密復(fù)雜的電源、機(jī)械裝置和計(jì)算機(jī)系統(tǒng)來執(zhí)行測(cè)試工作和監(jiān)控測(cè)試結(jié)果。視覺檢查系統(tǒng)也是隨著芯片尺寸擴(kuò)大而更加精密和昂貴。芯片的設(shè)計(jì)人員被要求將測(cè)試模式引入存儲(chǔ)陣列。測(cè)試的設(shè)計(jì)人員在探索如何將測(cè)試流程更加簡(jiǎn)化而有效，例如在芯片參數(shù)評(píng)估合格后使用簡(jiǎn)化的測(cè)試程序，另外也可以隔行測(cè)試晶圓上的芯片，或者同時(shí)進(jìn)行多個(gè)芯片的測(cè)試。

另外，也有些公司會(huì)根據(jù)晶圓測(cè)試（CP）的結(jié)果，將芯片劃分等級(jí)，將這些產(chǎn)品投入不同的市場(chǎng)，購買者需要注意這一點(diǎn)。

七、晶圓測(cè)試（CP）的主要內(nèi)容

1、SCAN

SCAN用于檢測(cè)芯片邏輯功能是否正確。DFT設(shè)計(jì)時(shí)，先使用DesignCompiler插入ScanChain，再利用ATPG(Automatic Test Pattern Generation)自動(dòng)生成SCAN測(cè)試向量。SCAN測(cè)試時(shí)，先進(jìn)入Scan Shift模式，ATE將pattern加載到寄存器上，再通過Scan Capture模式，將結(jié)果捕捉。再進(jìn)入下次Shift模式時(shí)，將結(jié)果輸出到ATE進(jìn)行比較。

2、Boundary SCAN

Boundary SCAN用于檢測(cè)芯片管腳功能是否正確。與SCAN類似，Boundary SCAN通過在IO管腳間插入邊界寄存器(Boundary Register)，使用JTAG接口來控制，監(jiān)測(cè)管腳的輸入輸入出狀態(tài)。

八、晶圓測(cè)試（CP）的方法

1、DC/AC Test

DC測(cè)試包括芯片Signal PIN的Open/Short測(cè)試，電源PIN的PowerShort測(cè)試，以及檢測(cè)芯片直流電流和電壓參數(shù)是否符合設(shè)計(jì)規(guī)格。AC測(cè)試檢測(cè)芯片交流信號(hào)質(zhì)量和時(shí)序參數(shù)是否符合設(shè)計(jì)規(guī)格。

2、RF Test

對(duì)于無線通信芯片，RF的功能和性能至關(guān)重要。晶圓測(cè)試（CP）中對(duì)RF測(cè)試來檢測(cè)RF模塊邏輯功能是否正確。

3、存儲(chǔ)器

存儲(chǔ)器測(cè)試數(shù)量較大，因?yàn)樾酒芍鞣N類型的存儲(chǔ)器(例如ROM/RAM/Flash)，為了測(cè)試存儲(chǔ)器讀寫和存儲(chǔ)功能，通常在設(shè)計(jì)時(shí)提前加入BIST(Built-In SelfTest)邏輯，用于存儲(chǔ)器自測(cè)。芯片通過特殊的管腳配置進(jìn)入各類BIST功能，完成自測(cè)試后BIST模塊將測(cè)試結(jié)果反饋給Tester。

a. ROM(Read-Only Memory)通過讀取數(shù)據(jù)進(jìn)行CRC校驗(yàn)來檢測(cè)存儲(chǔ)內(nèi)容是否正確。

b. RAM(Random-Access Memory)通過除檢測(cè)讀寫和存儲(chǔ)功能外，有些測(cè)試還覆蓋DeepSleep的Retention功能和Margin Write/Read等等。

c. Embedded Flash除了正常讀寫和存儲(chǔ)功能外，還要測(cè)試擦除功能。

d. Wafer還需要經(jīng)過Baking烘烤和Stress加壓來檢測(cè)Flash的Retention是否正常。

e. 還有Margin Write/Read、Punch Through測(cè)試等等。

4、其他Function Test

芯片其他功能測(cè)試，用于檢測(cè)芯片其他重要的功能和性能是否符合設(shè)計(jì)規(guī)格。

九、晶圓測(cè)試（CP）的技術(shù)優(yōu)勢(shì)

1、成本節(jié)約

通過CP測(cè)試，可以只對(duì)那些“好的”芯片進(jìn)行后續(xù)的封裝，避免了在壞掉的芯片上浪費(fèi)封裝成本，封裝是芯片制造成本中非常昂貴的一環(huán)。

2、工藝反饋

CP測(cè)試會(huì)產(chǎn)生大量的測(cè)試數(shù)據(jù)，這些數(shù)據(jù)可以幫助芯片設(shè)計(jì)公司和制造廠分析設(shè)計(jì)缺陷和工藝問題，從而改進(jìn)下一代產(chǎn)品設(shè)計(jì)和優(yōu)化制造工藝，監(jiān)控晶圓制造的工藝良率，為生產(chǎn)線提供實(shí)時(shí)數(shù)據(jù)反饋，提高整體良品率。

3、性能分檔

對(duì)于像CPU、GPU等復(fù)雜芯片，即使在合格的芯片中，其性能（如最高工作頻率、功耗）也存在差異，CP測(cè)試可以對(duì)芯片進(jìn)行等級(jí)劃分，以適應(yīng)不同市場(chǎng)需求。

十、晶圓測(cè)試（CP）中需要注意的細(xì)節(jié)和技巧

在晶圓測(cè)試（CP）中應(yīng)該注意哪些步驟和問題呢？在晶圓測(cè)試（CP）過程中，為了獲得完美的測(cè)試結(jié)果，操作者需要了解科學(xué)的操作步驟，需要注意一些必要的問題。

1、操作人員的安全準(zhǔn)備

在進(jìn)行晶圓測(cè)試（CP）時(shí)，操作員需要戴口罩。面罩是為了確保呼氣不影響檢測(cè)的準(zhǔn)確性。另外，左手要戴指尖，這也是為了保證操作的順暢。

2、在晶圓測(cè)試（CP）前，檢查設(shè)備的細(xì)節(jié)，包括夾子的方向以及夾子是否磨平。

如果打磨平整，請(qǐng)立即更換卡子并擰緊卡子。擰緊可以確保晶圓不會(huì)損壞。當(dāng)然，在檢測(cè)過程中，也要保證相應(yīng)產(chǎn)品的檢測(cè)程序齊全。

3、注意不要打破光盤

晶圓測(cè)試（CP）需要按照一定的測(cè)試程序來完成。晶圓的晶片號(hào)和型號(hào)需要準(zhǔn)確，畫面的水平距離需要調(diào)整。在試驗(yàn)過程中，當(dāng)屈服率發(fā)生變化時(shí)，操作人員需要立即停止操作，由相應(yīng)的責(zé)任工程師向組長(zhǎng)報(bào)告。

4、酒精清洗過程可以在晶圓測(cè)試（CP）的中間進(jìn)行

如果有細(xì)砂要加工，可以用細(xì)砂紙加工。測(cè)試之后，數(shù)據(jù)的準(zhǔn)確記錄自然是關(guān)鍵。這包括機(jī)器的型號(hào)、批號(hào)、枕卡號(hào)，以及相應(yīng)的檢測(cè)日期等。保存需要科學(xué)，防止任何不規(guī)范的操作行為。還有取出晶圓的問題。取出晶圓之前，需要清空真空。只有當(dāng)真空完全釋放時(shí)，才能取出晶圓，否則很容易壓碎晶圓。那么整個(gè)行動(dòng)就變得毫無意義了。

十一、晶圓測(cè)試（CP）探針卡的概述

晶圓測(cè)試（CP）的方式主要是通過測(cè)試機(jī)和探針臺(tái)的聯(lián)動(dòng)，在測(cè)試過程中，測(cè)試機(jī)臺(tái)并不能直接對(duì)待測(cè)晶圓進(jìn)行量測(cè)，而是透過探針卡（Probe Card）中的探針（Probe）與晶圓上的焊墊（Pad）或凸塊（Bump）接觸而構(gòu)成電性接觸，再將經(jīng)由探針?biāo)鶞y(cè)得的測(cè)試信號(hào)送往自動(dòng)測(cè)試設(shè)備(ATE)做分析與判斷，因此可取得晶圓上的每顆晶粒的電性特性測(cè)試結(jié)果。

探針卡是半導(dǎo)體晶圓測(cè)試（CP）過程中需要使用的重要零部件，被認(rèn)為是測(cè)試設(shè)備的“指尖”。由于每一種芯片的引腳排列、尺寸、間距變化、頻率變化、測(cè)試電流、測(cè)試機(jī)臺(tái)有所不同，針對(duì)不同的芯片都需要有定制化的探針卡，目前市場(chǎng)上并沒有哪一種類型的探針卡可以完全滿足測(cè)試需求。同時(shí)，對(duì)于一個(gè)成熟的產(chǎn)品來說，當(dāng)產(chǎn)量增長(zhǎng)時(shí)，測(cè)試需求也會(huì)增加，而對(duì)探針卡的消耗量也將成倍增長(zhǎng)。

十二、晶圓測(cè)試（CP）技術(shù)的難點(diǎn)與挑戰(zhàn)

1、探針卡的制作

在晶圓測(cè)試（CP）中，探針卡的設(shè)計(jì)和制作是一個(gè)重要的技術(shù)挑戰(zhàn)。探針卡需要與晶圓上的每個(gè)Die精確對(duì)接，同時(shí)要保證測(cè)試的速度和精度。如果探針卡設(shè)計(jì)不當(dāng)，會(huì)導(dǎo)致測(cè)試的干擾問題，甚至?xí)p壞晶圓上的Die。

2、并行測(cè)試的干擾

在進(jìn)行晶圓測(cè)試（CP）時(shí)，往往會(huì)采用并行測(cè)試技術(shù)，即一次測(cè)試多個(gè)Die。這種并行測(cè)試雖然可以提高測(cè)試效率，但容易引起信號(hào)干擾，影響測(cè)試結(jié)果的準(zhǔn)確性。

3、大電流測(cè)試的限制

由于探針的電流限制，晶圓測(cè)試（CP）無法進(jìn)行大電流測(cè)試（例如功率MOSFET的測(cè)試）。這部分只能留到FT測(cè)試中進(jìn)行。

十三、總結(jié)一下

晶圓測(cè)試（CP）的核心任務(wù)是剔除不合格的Die，減少后續(xù)封裝和最終測(cè)試（FT）的成本，同時(shí)監(jiān)控晶圓制造工藝的良率。而最終測(cè)試（FT）則主要是對(duì)封裝后的芯片進(jìn)行功能和可靠性測(cè)試，確保最終產(chǎn)品能夠在不同環(huán)境下正常工作。

簡(jiǎn)單來講：我們可以將晶圓測(cè)試（CP）比作初步篩選水果，而最終測(cè)試（FT）則是對(duì)包裝后的水果盒進(jìn)行檢測(cè)。兩者在測(cè)試目標(biāo)、測(cè)試項(xiàng)目和測(cè)試設(shè)備上都有很大的不同。

雖然有些公司選擇跳過晶圓測(cè)試（CP）以節(jié)省成本，但這并不適用于所有產(chǎn)品。對(duì)于高成本和高可靠性的產(chǎn)品，晶圓測(cè)試（CP）仍然是不可或缺的一步。最終，晶圓測(cè)試（CP）和最終測(cè)試（FT）共同確保了集成電路產(chǎn)品的質(zhì)量和性能，二者缺一不可。

另外、晶圓測(cè)試（CP）與最終測(cè)試（FT）還是第三代半導(dǎo)體量產(chǎn)化的關(guān)鍵保障，兩者的協(xié)同優(yōu)化可顯著提升碳化硅（SiC）/氮化鎵（GaN）芯片的良率與可靠性。未來，隨著8英寸和12英寸碳化硅（SiC）晶圓的普及與測(cè)試設(shè)備智能化，第三代半導(dǎo)體的應(yīng)用邊界將進(jìn)一步擴(kuò)展。

http://weixin.qq.com/r/QhAjO9TE64mUrZBY90VQ (二維碼自動(dòng)識(shí)別)

免責(zé)聲明

【我們尊重原創(chuàng)，也注重分享。文中的文字、圖片版權(quán)歸原作者所有，轉(zhuǎn)載目的在于分享更多信息，不代表本號(hào)立場(chǎng)，如有侵犯您的權(quán)益請(qǐng)及時(shí)私信聯(lián)系，我們將第一時(shí)間跟蹤核實(shí)并作處理，謝謝！】

審核編輯 黃宇