在時(shí)鐘與射頻電路設(shè)計(jì)中，石英晶體及晶體濾波器的PCB布局直接關(guān)系到系統(tǒng)的穩(wěn)定性與性能表現(xiàn)?！颁伒剡€是挖空”應(yīng)基于器件的電氣本質(zhì)進(jìn)行判斷：

挖空：對(duì)于高阻抗、參與起振的關(guān)鍵節(jié)點(diǎn)，應(yīng)優(yōu)先減少PCB寄生電容的影響；

鋪地：對(duì)于低阻抗、已在器件內(nèi)部完成振蕩或需要良好電磁屏蔽的器件，應(yīng)優(yōu)先保證穩(wěn)定、連續(xù)的接地參考。

在實(shí)際產(chǎn)品中，可能會(huì)看到同類器件存在不同PCB處理方式，原因如下：

頻率和封裝不同，對(duì)寄生參數(shù)的敏感度不同；

驅(qū)動(dòng)電路和系統(tǒng)裕量不同；

廠商應(yīng)用建議存在差異。

凱擎小妹建議您在工程設(shè)計(jì)中，應(yīng)以器件數(shù)據(jù)手冊(cè)和應(yīng)用說(shuō)明為優(yōu)先依據(jù)，而非簡(jiǎn)單套用經(jīng)驗(yàn)結(jié)論。

無(wú)源晶體：建議挖空

無(wú)源晶體本身并不產(chǎn)生振蕩，它僅提供高Q值的機(jī)械諧振特性。實(shí)際的振蕩放大器通常集成在MCU或?qū)Ｓ脮r(shí)鐘芯片內(nèi)部，因此晶體兩端構(gòu)成了高阻抗起振節(jié)點(diǎn)。

在這種結(jié)構(gòu)下，PCB中的寄生電容會(huì)直接影響振蕩條件，尤其是焊盤(pán)正下方的地銅或電源銅皮，可能導(dǎo)致負(fù)載電容增大，從而引起頻率偏移、起振裕量下降，甚至在極端條件下無(wú)法起振。

推薦做法：

晶體焊盤(pán)正下方保持挖空；

晶體本體下避免大面積鋪地；

在晶體外圍設(shè)置接地護(hù)環(huán)，抑制外界干擾；

晶體走線盡量短、對(duì)稱、避免跨分割。

在部分低頻應(yīng)用或驅(qū)動(dòng)能力較強(qiáng)的系統(tǒng)中，即使未完全挖空，電路仍可能工作。但從頻率精度、溫漂和批量一致性的角度看，“挖空”仍是更穩(wěn)妥的選擇。

有源晶振：建議鋪地

有源晶振在封裝內(nèi)部已集成晶體、振蕩、放大和緩沖電路。此時(shí)，晶體振蕩已經(jīng)在器件內(nèi)部完成，PCB上輸出的是驅(qū)動(dòng)能力較強(qiáng)的時(shí)鐘信號(hào)，而不再是高阻抗節(jié)點(diǎn)。因此，這類器件對(duì)PCB寄生電容并不敏感，反而更依賴穩(wěn)定、低阻抗的地參考。

推薦做法：

器件本體下方鋪設(shè)連續(xù)接地銅皮；

確保地回路短且完整；

電源去耦電容緊貼器件引腳。

對(duì)于TCXO、VCXO和OCXO等高穩(wěn)定度器件，內(nèi)部包含溫補(bǔ)、調(diào)諧或恒溫控制等模擬模塊，地平面的連續(xù)性直接關(guān)系到相位噪聲和頻率穩(wěn)定性，因此行業(yè)中通常建議采用完整、連續(xù)的接地設(shè)計(jì)。

KOAN晶振

為了讓設(shè)計(jì)與選型用戶在選型時(shí)更高效，凱擎小妹在KOAN晶振官網(wǎng)的參數(shù)選擇頁(yè)面完善常用頻率下拉列表，可快速選擇，提高選型效率。如果您的設(shè)計(jì)需要列表之外的頻率，也可以直接輸入：

若您需要針對(duì)具體應(yīng)用的晶振選型建議和技術(shù)支持，歡迎隨時(shí)聯(lián)系我們，KOAN將為您提供專業(yè)、貼心的解決方案。我們提供無(wú)源晶振和有源晶振，覆蓋多種規(guī)格尺寸，現(xiàn)貨充足，以滿足客戶需求。我們的產(chǎn)品質(zhì)量和技術(shù)處于行業(yè)領(lǐng)先水平。公司致力于精細(xì)化質(zhì)量管理，以滿足客戶對(duì)高端產(chǎn)品的需求。