深入剖析SNx5LVDS3xxxx系列高速差分線路接收器

在高速數(shù)據(jù)傳輸領域，低電壓差分信號（LVDS）技術因其高速、低功耗和抗干擾等優(yōu)勢，被廣泛應用。今天，我們就來詳細探討一下德州儀器（TI）的SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637這幾款LVDS差分線路接收器。

文件下載：sn65lvds3486.pdf

產(chǎn)品概述

SNx5LVDS3xxxx系列器件滿足或超越了ANSI TIA/EIA - 644標準的要求，實現(xiàn)了LVDS的電氣特性。該技術將5 - V差分標準電平（如EIA/TIA422B）的輸出電壓降低，從而降低功耗、提高開關速度，并允許使用3.3 - V電源軌進行操作。在輸入共模電壓范圍內(nèi)，任何一個差分接收器在±100 - mV的差分輸入電壓下都能提供有效的邏輯輸出狀態(tài)，且輸入共模電壓范圍允許兩個LVDS節(jié)點之間存在1 V的接地電位差。

產(chǎn)品特性

電氣特性優(yōu)越

• 電源與速率：采用單3.3 - V電源供電，設計信號速率高達150 Mbps。
• 輸入閾值與延遲：差分輸入閾值最大為±100 mV，典型傳播延遲時間僅為2.1 ns。
• 功耗與ESD保護：在最大數(shù)據(jù)速率下，每個接收器的典型功耗為60 mW，總線終端ESD保護超過8 kV。
• 邏輯輸出與引腳兼容性：輸出為低電壓TTL（LVTTL）邏輯電平，引腳與AM26LS32、MC3486和μA9637兼容。
• 故障安全設計：具備開路故障安全功能，適用于需要冗余的空間和高可靠性應用。

應用場景廣泛

這些器件可用于無線基礎設施、電信基礎設施和打印機等領域，為高速、點到點的數(shù)據(jù)傳輸提供支持。

產(chǎn)品規(guī)格

絕對最大額定值與ESD評級

• 電源電壓范圍為 - 0.5 V至4 V，輸入電壓范圍根據(jù)不同引腳有所不同。
• ESD評級方面，人體模型（HBM）總線引腳的靜電放電電壓為±8000 V。

推薦工作條件

• 電源電壓推薦范圍為3 V至3.6 V，高電平輸入電壓（G、G、1,2EN或3,4EN）最小為2 V，低電平輸入電壓最大為0.8 V。
• 差分輸入電壓幅度為0.1 V至0.6 V，共模輸入電壓范圍與電源電壓和差分輸入電壓有關。
• 工作溫度方面，SN65前綴的器件為 - 40°C至85°C，SN55前綴的器件為 - 55°C至125°C。

熱信息

不同封裝的器件在熱阻、降額因子和功率評級等方面有所差異。例如，SN55LVDS32 FK 20引腳封裝的結(jié)到環(huán)境熱阻為76.4°C/W，在TA ≤ 25°C時的功率額定值為1375 mW。

電氣與開關特性

• 電氣特性方面，包括差分輸入電壓閾值、高低電平輸出電壓、電源電流、輸入電流等參數(shù)。例如，SN55LVDS32在使能且無負載時的電源電流典型值為10 mA。
• 開關特性方面，涵蓋傳播延遲時間、通道間輸出偏斜、輸出信號上升和下降時間等。如SN65LVDSxxxx在CL = 10 pF時，低到高電平輸出的傳播延遲時間典型值為2.1 ns。

典型應用 - 點到點通信

拓撲結(jié)構(gòu)

點到點通信通道具有單個發(fā)射器（驅(qū)動器）和單個接收器，通常稱為單工通信。LVDS驅(qū)動器將單端輸入信號轉(zhuǎn)換為差分信號，通過100 - Ω特性阻抗的平衡互連介質(zhì)進行傳輸，接收器再將差分信號轉(zhuǎn)換為單端恢復信號。

設計要求與步驟

• 設計要求：包括驅(qū)動器和接收器的電源電壓、輸入電壓、信號速率、互連特性阻抗、終端電阻等參數(shù)。例如，驅(qū)動器和接收器的電源電壓范圍均為3.0 V至3.6 V，互連特性阻抗為100 Ω。
• 詳細設計步驟
  • 驅(qū)動器電源電壓：LVDS驅(qū)動器采用單電源供電，電源電壓范圍為3 V至3.6 V，差分輸出電壓標稱值為340 mV。
  • 驅(qū)動器旁路電容：旁路電容在電源分配電路中起著關鍵作用，應使用多層陶瓷芯片或表面貼裝電容（如0603或0805尺寸），以降低旁路電容的引線電感。其值可根據(jù)公式[C{chip }=left(frac{Delta I{Maximum SPoange Supply Current }}{Delta V{Maximum Power Supply Noise }}right) × T{Rise Time }]計算。
  • 驅(qū)動器輸出電壓：標準合規(guī)的LVDS驅(qū)動器輸出為1.2 - V共模電壓，標稱差分輸出信號為340 mV。
  • 互連介質(zhì)與PCB傳輸線：互連介質(zhì)可以是雙絞線、同軸電纜、扁平帶狀電纜或PCB走線，其標稱特性阻抗應在100 Ω至120 Ω之間，變化不超過10%。PCB傳輸線常見的結(jié)構(gòu)有微帶線和帶狀線，其特性阻抗由結(jié)構(gòu)尺寸和介電材料特性決定。
  • 終端電阻：終端電阻應與傳輸線的特性阻抗匹配，通常為90 Ω至110 Ω，并應盡可能靠近接收器放置。

布局指南

拓撲選擇

印刷電路板通常提供微帶線和帶狀線兩種傳輸線選項。TI建議在可能的情況下，將LVDS信號路由在微帶傳輸線上，因為微帶線可以根據(jù)整體噪聲預算和反射允許值指定必要的阻抗公差。

介質(zhì)與板層設計

• 對于LVDS信號，F(xiàn)R - 4或等效材料通常能提供足夠的性能。如果TTL/CMOS信號的上升或下降時間小于500 ps，則建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。
• 電路板的銅重量、鍍層厚度、阻焊層等參數(shù)也會影響性能，應遵循一定的設計準則。例如，銅重量從15 g或1/2 oz開始，鍍到30 g或1 oz。

堆疊布局

為減少TTL/CMOS與LVDS之間的串擾，建議使用至少兩個獨立的信號層。常見的四層和六層電路板布局可以有效提高信號完整性，但六層電路板的制造成本相對較高。

走線間距與規(guī)則

• 差分對的走線應緊密耦合，以實現(xiàn)電磁場抵消，降低噪聲耦合。同時，差分對的走線應具有相同的電氣長度，以確保平衡，減少偏斜和信號反射問題。
• 對于相鄰的單端走線，應遵循3 - W規(guī)則，即走線間距應大于單根走線寬度的兩倍，或從走線中心到中心測量為三倍寬度。
• 在使用自動布線器時要謹慎，避免出現(xiàn)尖銳的90°轉(zhuǎn)彎，可使用連續(xù)的45°轉(zhuǎn)彎來減少反射。

串擾與接地反彈最小化

為減少串擾，應提供盡可能靠近原始走線的高頻電流返回路徑，通常通過接地平面實現(xiàn)。同時，應盡量縮短走線長度，并保持接地平面的連續(xù)性，避免接地平面出現(xiàn)不連續(xù)情況。

總結(jié)

SNx5LVDS3xxxx系列高速差分線路接收器憑借其優(yōu)越的性能和豐富的特性，為高速數(shù)據(jù)傳輸應用提供了可靠的解決方案。在設計過程中，我們需要充分考慮產(chǎn)品的規(guī)格、應用場景和布局要求，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用LVDS技術進行設計時遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗。